통합검색

첫번째 방법은 파일의 권한 때문에 복사가 안되는 것으로 보입니다. 두번째 방법은 해당..

   vi 에디터를 이용하면 첨부파일 1과 같이 그림이 떠서 엔터를 치면 패턴을..

그림1과 같이 나오는 문제는 vi 에디터로 파일을 만들거나 연 후 정상적으로 ..

   그러면 첨부파일1 에 첨부파일2 에 나와있는 파일 (ex. admin,bin,...)을 ..

현재 상황을 보면 tool 은 설치가 되었고 환경 설정 파일(sentaurus.cshrc) ..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

detail -inc true -initial_drc_from_input true를 입력 -> 에러를 전부 수정하지 못..

detail_options -antenna true 이렇게 2줄의 유무에 따라서 달라졌을 것 같습니다 ..

  IdeC 선혜승입니다     SLACK 은 + 값이면 수치와 상관이 없습..

de대로 설치를 완료하였는데, 아래와 같은 에러메시지와 함께 실행되지 않습니다. 라..

de대로 설치를 완료하였는데, 아래와 같은 에러메시지와 함께 실행되지 않습니다. 라..

안녕하세요. 석은주입니다.   IdeC에서 답변이 어려운 관계로 시높시스사에 확인..

de하였습니다. 위와 같이 셋팅후 생성한 library를 open 하면 warning으로   &nb..

depth 0 -map_layer $STREAM_OUT_MAP \ -output_pin {geometry text} \ -keep_data_type ..

de 시킬때 max, min에 해당되는 TLUP파일을 어떻게 include시켜주어야 되는지 조언을 부..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..