통합검색

  말씀해주신대로 .cdsinit 파일의 마지막부분에 첨부해주신 코드문을 붙여넣고 실..

환경 설정 파일을 수정 후 재 soucing (source 파일명 엔터) 하여 내용이 적용되게 한 후..

declare -x PATH= 경로가 다 적용되어 있습니다. 그런데 아직까지도 같은 에러 문구가 나..

declare -x PATH= 경로가 다 적용되어 있습니다. 그런데 아직까지도 같은 에러 문구가 나..

안녕하세요. IdeC 연구원 조인신입니다.   환경 설정 파일의 내용에 문제가 있어..

   감사합니다  해결하였습니다.   [조인신]님의 글 ==========..

  IdeC 선혜승입니다   solvnet 에서 받을 수 있는 라이브러리는  Dig..

dence 공부를 막 시작한 한동대학교 강민교입니다 간단한 질문인데, 주변에 물어볼 사람..

dence 공부를 막 시작한 한동대학교 강민교입니다 간단한 질문인데, 주변에 물어볼 사람..

defined model or subcircuit, `lvsres'. Either include the file containing the defin..

de 하면 됩니다. ex) simulator lang=spectreinclude "/파일의경로/sub.cdl"   ..

de 하면 됩니다. ex) simulator lang=spectreinclude "/파일의경로/sub.cdl"   ..

de 를 읽어보니 4개의 thread 당 one parallel license 가 필요하다고 되어 있는데 제가..

device-parallel feature 가 라이선스 파일안에 따로 있으며, 2–4 threads ..

안녕하세요. IdeC 연구원 조인신입니다.   /etc/hosts 파일에 사용하고 있..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

deling for 3D NAND Flash Memory development"에 나온 Sentaurus Structure Editor로 Vo..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..