통합검색

첨부한 파일을 보니 2019.4 버전으로 확인이 됩니다. 버전이 높은 경우 .cdsinit ..

  말씀해주신대로 .cdsinit 파일의 마지막부분에 첨부해주신 코드문을 붙여넣고 실..

환경 설정 파일을 수정 후 재 soucing (source 파일명 엔터) 하여 내용이 적용되게 한 후..

declare -x PATH= 경로가 다 적용되어 있습니다. 그런데 아직까지도 같은 에러 문구가 나..

declare -x PATH= 경로가 다 적용되어 있습니다. 그런데 아직까지도 같은 에러 문구가 나..

안녕하세요. IdeC 연구원 조인신입니다.   환경 설정 파일의 내용에 문제가 있어..

   감사합니다  해결하였습니다.   [조인신]님의 글 ==========..

  IdeC 선혜승입니다   solvnet 에서 받을 수 있는 라이브러리는  Dig..

dence 공부를 막 시작한 한동대학교 강민교입니다 간단한 질문인데, 주변에 물어볼 사람..

dence 공부를 막 시작한 한동대학교 강민교입니다 간단한 질문인데, 주변에 물어볼 사람..

defined model or subcircuit, `lvsres'. Either include the file containing the defin..

de 하면 됩니다. ex) simulator lang=spectreinclude "/파일의경로/sub.cdl"   ..

de 하면 됩니다. ex) simulator lang=spectreinclude "/파일의경로/sub.cdl"   ..

de 를 읽어보니 4개의 thread 당 one parallel license 가 필요하다고 되어 있는데 제가..

device-parallel feature 가 라이선스 파일안에 따로 있으며, 2–4 threads ..

안녕하세요. IdeC 연구원 조인신입니다.   /etc/hosts 파일에 사용하고 있..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

design compiler로 synthesis할 때 timing constraint에서 헷갈리는 것이 있어 질문드립..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

안녕하세요 경북대 IdeC 입니다. 추가 신청 계획은 아직 없습니다. 일단 신청 기간이 ..

안녕하세요 경북대 IdeC 입니다. 저희는 대기자 신청을 하고 있지 않습니다. 일단 신..

 안녕하세요 전남대IdeC 입니다   대기자로 신청하시고 현재 대기자 상태이..

안녕하세요 경북대 IdeC 입니다. 증원 예정은 없습니다. 아직 수강신청 기간 중이니 ..

[Synposys] Multi-Voltage design 구현을 위한 Synopsys low power 설계 (PnR) 과정에서 ..

  안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 ..

안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 신청받았..

안녕하세요 부산대IdeC입니다. 해당강좌 20명 정원 대기자 10명까지 신청할 수 있습니..

 안녕하세요 전남대 IdeC입니다   문의주신 강좌의 경우 현재 추가 증..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외 &nb..

IC design Education Center(IdeC)   (채용) KAIST 반도체..

 충북대IdeC강의의 경우, 충북대 내 IC경진대회에 참여하는 학생들의 경우 우선수강..