통합검색

de)  위의 Version을 확인해 보았습니다.     참고로 설치하려는..

der-devel.i686 (Available package list에 있음) 2) libreadline*.i686 (존재하지 않는..

der-devel.i686 (Available package list에 있음) 2) libreadline*.i686 (존재하지 않는..

der-devel.i686 (Available package list에 있음) 2) libreadline*.i686 (존재하지 않는..

안녕하세요. IdeC 연구원 조인신입니다.   라이선스 데몬에서는 사용자가 사용하..

device"라는 에러가 떴습니다. 그래서 detail을 눌렀더니  no space left on devi..

device 라는 에러 내용만 보면 하드 용량이 없다는 것입니다. 하드의 용량이 충분..

design compiler 결과보다 작은 timing report를 하는 문제가 있습니다. 그리고 이러한 ..

de 로 하고, multi corner multi mode 방식으로 진행하면서  ocv 를 고려해서 돌리..

dence사의 Virtuoso 툴을 사용하는 교과 과정을 진행하려고 합니다. 본 툴에 대한 사용 ..

dence Tool의 경우 7월에 라이선스가 배포완료 되는 관계로 내년 참여교수 가입 후 Cade..

안녕하세요. IdeC 연구원 조인신입니다.   해당 문제의 원인을 정확히 파악..

 방금 말씀하신 방법으로 다시 행하여 보았는데 여전히 구조에대한 그림이 뜨지를 ..

어떤 방법으로 행하여 보았다는 것인지 확인이 되지 않습니다. 사용한 원격 접속 프로그..

 저희가 사용하는 원격프로그램은 Xftp 프로그램으로 이 프로그램을 통해서 서버와..

Xftp 라면 xmanager 를 사용하여 서버에 접속하는 것으로 판단됩니다. 이 경우 대..

delzen을 실행하기 위해    tech_config.py 파일에 저희 연구실 라이브러리..

delzen을 실행하기 위해    tech_config.py 파일에 저희 연구실 라이브러리..

design flow and currently trying to do the physical layout in IC Compiler. The vers..

design flow and currently trying to do the physical layout in IC Compiler. The vers..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..