통합검색

depth0과 *.gds_depth30의 차이가 무엇인지 모르겠습니다. depth가 의미하는게 무엇인가..

depth 를 갖느냐의 차이입니다   특히 디자인에 사용된 std cell 의 depth 가..

안녕하세요. 저는 홍익대학교 김영민교수님 IdeA 연구실 석사과정 김현주입니다.  ..

  IdeC 선혜승입니다     65nm 모집을 할때 참여하시고, 선정까..

dence사의 encounter tool을 설치하고 싶은데, EDA TOOL 설치가이드에는 관련 설명이 없..

dence 사의 타 tool 과 유사합니다.   [김현주]님의 글 ========================..

delsim을 연구실에서 사용중이었는데, 오늘부터 작동하지 않는 현상이 발생했습니다. mo..

delsim을 연구실에서 사용중이었는데, 오늘부터 작동하지 않는 현상이 발생했습니다. mo..

dence용 서버에 SSH로 접속하여, virtuoso 사용한 Schematic/Layout 등을 하고 있습니다...

dence용 서버에 SSH로 접속하여, virtuoso 사용한 Schematic/Layout 등을 하고 있습니다...

안녕하세요. IdeC 연구원 조인신입니다.   네 7버전의 RHEL 또는 Cent..

안녕하세요. IdeC 연구원 조인신입니다.   우선 Mentor 라이선스 데몬의 사..

dence와 mentor가 포함되는지요?   3. 만약 지원해주신다면 Cadence의 경우 ..

dence, Mentor Tool 지원됩니다. 3. 학부 정규 수업용 Tool은 Network 으로 지원됩니다...

dence/IC615/tools.lnx86/dfII/bin/32bit/spiceIn: error while loading shared librarie..

dence/IC615/tools.lnx86/dfII/bin/32bit/spiceIn: error while loading shared librarie..

    IdeC 선혜승입니다     칩 면적은 4000um x 4000um&nb..

de -4 and -5 respectively.(deBASE-100019): (deLicense-5) The open operation has bee..

dering 탭으로 이동 후 첨부한 것처럼 설정한 후 다시 schematic 을 열어보시기 바..

dering 탭으로 이동 후 첨부한 것처럼 설정한 후 다시 schematic 을 열어보시기 바..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..