통합검색

안녕하세요. IdeC 연구원 조인신입니다.   배포된 synopsys 라이선스 파일을 열..

안녕하세요?   두 개의 라이센스 중 martha에 해당하는 부분을 수정하였는데, 저..

/etc/hosts 파일에 사용하고 계신 서버의 hostname 및 IP 에 대해 작성되어 있는지 확인..

안녕하세요, 유회준 교수님 연구실의 이주형입니다.   혹시 올해 IdeC MPW 계획은..

device는 Metal 영역에서 conduction band, valence band를 해석하지 않습니다. Metal..

derpass(wu)값을 5um로 설정해주면 CT을 생성할 수 있다고 안내해주셔서 layout 진행중입..

derpass(wu)값을 5um로 설정해주면 CT을 생성할 수 있다고 안내해주셔서 layout 진행중입..

defect energy depths Et Conc= 1e19 -> total numbers of trap sites eXSecti..

design flow but I am stuck at Automatic Test Pattern Generation in Tetra Max. It is..

de selection  For example, set_dft_signal -view spec -type ScanDataIn -port ..

  IdeC 선혜승입니다     툴 설치는 잘 된 것 같습니다  ..

   안녕하세요.   답변해 주신대로 Solvnet에서 관련된 스크립트를 다..

안녕하세요, 포스텍 이영주 교수님 연구실 석사과정 감동윤 입니다.   이전에 답..

dec.or.kr connection timeout) 이에 253 서버의 DB verification 폴더에 단순히 파일을..

dec.or.kr connection timeout) 이에 253 서버의 DB verification 폴더에 단순히 파일을..

default 로 verilog 파일에 들어가 있는 setuphold 조건을 참조하게 되는 것 같습니다. ..

default 로 verilog 파일에 들어가 있는 setuphold 조건을 참조하게 되는 것 같습니다. ..

default 로 verilog 파일에 들어가 있는 setuphold 조건을 참조하게 되는 것 같습니다. ..

delay 가 999 가 되는 조건도 모두 나오나 봅니다    감사합니다  &nb..

  IdeC 선혜승입니다     지금 열었으니  5시 30분부터 6시..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.k,  http://www.idec.or.kr 

        ..

      IdeC 저널인 JICAS (IdeC Journal of Integrated Circuits And ..

  2018 XUP(Xilinx University Program) Professor Workshop Invitation   ..

defined by NIST - Support for private key and public key lengths of 224-bit - Syn..

dec.or.kr) –> 연구회원 신청(조교수 부터 신청 가능)      &nb..

defined by NIST - Support for private key and public key lengths of 233-bit - Syn..

dec.or.kr)  

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2018년 정기 EDA Tool ..

de -1- Maximum Operating Speed : 250 MHz 464- Slices : 15,850- DSP48s : 240 - Data ..

design, RTL to GDS (ICC II 연구개발) Applications engineer (OPC) OPC, Lithogr..

de -1- Maximum Operating Speed : 120 MHz- Slices : 260 - Low-complexity hardware ar..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC 참여내역-CDC 신청내역에서..

dec.or.kr)