통합검색

dence 라이센스가 IdeC중앙 라이센스 서버에서 관리하게 되어 전에 서버컴퓨터 1대만 HO..

dence 라이센스가 IdeC중앙 라이센스 서버에서 관리하게 되어 전에 서버컴퓨터 1대만 HO..

dec에서 제공한 pdf 에 따라 설치를 진행하였습니다 .   설치는 다 잘되었는데 네..

dec에서 제공한 pdf 에 따라 설치를 진행하였습니다 .   설치는 다 잘되었는데 네..

안녕하세요. IdeC 연구원 조인신입니다.   DRC 에러의 Waive 는 가능합니다. 만..

degnfet 의 properties 에서 ESD_CDM 은 없어도 됩니다. 에러가 발생하는 것은 ESD..

degnfet 의 properties 에서 ESD_CDM 은 없어도 됩니다. 에러가 발생하는 것은 ESD..

degnfet 의 properties 에서 ESD_CDM 은 없어도 됩니다. 에러가 발생하는 것은 ESD..

de_S00-V1.4.6.1.pdf 파일의 53 페이지를 보면 가드링 parameter 에 대해 설명이 되어 있..

device area >= 100 은 esd용 pfet에서 아래 그림으로 표시된 부분에서 발생합니다. ..

device area >= 100 은 esd용 pfet에서 아래 그림으로 표시된 부분에서 발생합니다. ..

device area >= 100 은 esd용 pfet에서 아래 그림으로 표시된 부분에서 발생합니다. ..

degpfet 의 크기가 작아 문제가 발생하는 것일 수도 있고     VDD와 GND..

definition을통해 1~4까지의 DRC를 해결하였습니다. 그러나 5번에 GRESD601이 해결되지 ..

definition 을 HC_POWER_ESD 가 아닌 LC_POWER_ESD 로 해야 합니다. 그런데 n..

안녕하세요 영남대학교 양종렬 교수님 연구실 강철우입니다.   이번 S2..

   IdeC 선혜승입니다     메일드렸습니다   다..

  IdeC 선혜승입니다     저희가 배포하고 있는 OUTLINE 이 ..

de)을 만들었습니다. pn-junction에서 e-field을 봤는데, 이론적으로는 junction line에..

del for high E-Field (>1MeV) UniBo2 or Hatakeyama Avalanche model(: avalanch..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..