통합검색

dence 5버전에서    PDK를 ADD 하였는데 소자를 불러오면 이렇게 에러라고 ..

de를 만들어 esd로 사용하려 하는데, 아래와 같은 drc가 발생하여 문의드리고자 합니다...

de 에 넣어놓을 예정입니다        감사합니다   &n..

de 에 넣어놓을 예정입니다        감사합니다   &n..

degpfet, esdegnfet 을 사용하면 GRESD0d 에러는 해결된 것입니다. esdegpfet, esdegnfe..

    IdeC 선혜승입니다   CLK 과 RESET 일겁니다  HIG..

 안녕하세요 연구원님,   말씀하신대로 일단 DC에서는 무시하고 ICC에서 합..

  IdeC 선혜승입니다     cts 가 제대로 안 되었다는 뜻으로 받..

dence Innovus tool을 사용하고 있는데 Partition이란 명령어를 사용하게 되면 첨부한 그..

dence Innovus tool을 사용하고 있는데 Partition이란 명령어를 사용하게 되면 첨부한 그..

안녕하세요, 카이스트 유회준 교수님 연구실 한동현입니다. 제공해준 패드를 사용하여 ..

  IdeC 선혜승입니다     DOC 중에 아래와 같은 파일이 있습니다..

안녕하세요,  포스텍 이영주 교수님 연구실 감동윤 입니다.   chip_finish/..

  IdeC 선혜승입니다     해결 하셔야 합니다   star..

안녕하세요, 포스텍 이영주 교수님 연구실 감동윤 입니다.   2016 버전 design C..

de 라면  milkyway 나  tf 파일등을 잘 맞추셨는지 살펴보시기 바랍니다 ..

de 하고 있습니다.         특히 sc 관련 frame.ndm은 rm2_i..

de 하고 있습니다.         특히 sc 관련 frame.ndm은 rm2_i..

default 가 layout view 로 gds 를 추출하지만 standard cell 및 memory의 frame view 및..

design 을 했을 경우 gds 를 뽑기 전에  view 를  abstarct 가 아니라 design ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..