통합검색

안녕하세요, 카이스트 유회준 교수님 연구실 한동현입니다.  IdeC에서 제공한 STA ..

   IdeC 선혜승입니다     timing_script.tcl 의 상단부에 ..

안녕하세요. IdeC 연구원 조인신입니다.   hspice doc 중 hspice_sa.pdf 파..

defined function - check*Error* eval: undefined function - mgc_rve_init_socket 설..

dence versions 4.4 and greater load("calibre.skl") ;;; Load calibre.4.3.skl for Ca..

  IdeC 선혜승입니다     ICC2 의 gui 를 띄워서 탭 들 중에 가..

  IdeC 선혜승입니다     해당 에러는 머지 자동화를 해보고 판..

dec 은 TSMC 를 공식적으로 기술 지원하지 않고 있습니다     기술지원..

dec 은 TSMC 를 공식적으로 기술 지원하지 않고 있습니다     기술지원..

dec 은 TSMC 를 공식적으로 기술 지원하지 않고 있습니다     기술지원..

    IdeC 선혜승입니다     예제 자체가 간단하기도 하고 ..

design complier로 synthesis를 하면 항상 timing violation이 발생하여 여태까지는 .sd..

design complier로 synthesis를 하면 항상 timing violation이 발생하여 여태까지는 .sd..

design compiler로 synthesis를 한 이후에 log을 확인해보면 violation이 min max 모두 ..

design compiler로 synthesis를 한 이후에 log을 확인해보면 violation이 min max 모두 ..

dence 에 import 하는 과정에서,  모든 standard cell에 대해 아래와 같은 error가..

del 안의 define 값을 가져오지 못해서 발생하는 것으로 보입니다.   sc9_cmo..

dence 상에 import한 model library는 /S28_dk/sc/9t/base_rvt_c130/ln28lpp_sc_9t_..

dence 상에 import한 model library는 /S28_dk/sc/9t/base_rvt_c130/ln28lpp_sc_9t_..

deL을 실행하여 ams 에서 simulation을 돌리려고 하면 아까 말씀드렸던 아래와 같은 erro..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

 안녕하세요, 반도체 실무를 교육(직무기술)하는 강좌가 1/16~1/17 광운대 IdeC에서..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

[IdeC 연구원 교육] Full-Custom 설계 Flow 교육 신청할 수 있는 인원수를 추가해 주해요..

dec.or.kr, 042-350-8538)

de range clock/data recovery for MIPI M-PHY is fabricated in a 65 nm CMOS technolog..

dec.or.kr/ (다운로드 안내 ..

de fluorescent lamp (CCFL). And the white-LED lasts semi permanently and has fast r..

안녕하세요? '[IdeC 연구원 교육] IdeC MPW 설계' 강의가 정원 초과 되어서 강의를 들을..

dec.or.kr/ ■ IdeC의 인재상은? 도전의욕과 책임감이 넘치는 분을 찾습니다. 따뜻..

des a 6-bit SAR ADC, 8-bit hybrid DPWM, dead-time & driver circuits, and proposed a..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded signaling. Although an injection-locking scheme leads to low power consumption ..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

der. The SS-PLL makes the clear 3GHz multi-phase signal and the flying adder synthe..

안녕하세요 IdeC 에서는 설계자의 편의와 보다 정확하고 체계적인 MPW 운영을 위하여 ..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..