통합검색

안녕하세요, 카이스트 유회준 교수님 연구실 한동현입니다.  IdeC에서 제공한 STA ..

   IdeC 선혜승입니다     timing_script.tcl 의 상단부에 ..

안녕하세요. IdeC 연구원 조인신입니다.   hspice doc 중 hspice_sa.pdf 파..

defined function - check*Error* eval: undefined function - mgc_rve_init_socket 설..

dence versions 4.4 and greater load("calibre.skl") ;;; Load calibre.4.3.skl for Ca..

  IdeC 선혜승입니다     ICC2 의 gui 를 띄워서 탭 들 중에 가..

  IdeC 선혜승입니다     해당 에러는 머지 자동화를 해보고 판..

dec 은 TSMC 를 공식적으로 기술 지원하지 않고 있습니다     기술지원..

dec 은 TSMC 를 공식적으로 기술 지원하지 않고 있습니다     기술지원..

dec 은 TSMC 를 공식적으로 기술 지원하지 않고 있습니다     기술지원..

    IdeC 선혜승입니다     예제 자체가 간단하기도 하고 ..

design complier로 synthesis를 하면 항상 timing violation이 발생하여 여태까지는 .sd..

design complier로 synthesis를 하면 항상 timing violation이 발생하여 여태까지는 .sd..

design compiler로 synthesis를 한 이후에 log을 확인해보면 violation이 min max 모두 ..

design compiler로 synthesis를 한 이후에 log을 확인해보면 violation이 min max 모두 ..

dence 에 import 하는 과정에서,  모든 standard cell에 대해 아래와 같은 error가..

del 안의 define 값을 가져오지 못해서 발생하는 것으로 보입니다.   sc9_cmo..

dence 상에 import한 model library는 /S28_dk/sc/9t/base_rvt_c130/ln28lpp_sc_9t_..

dence 상에 import한 model library는 /S28_dk/sc/9t/base_rvt_c130/ln28lpp_sc_9t_..

deL을 실행하여 ams 에서 simulation을 돌리려고 하면 아까 말씀드렸던 아래와 같은 erro..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..