통합검색

안녕하세요. IdeC 조인신입니다.     DB 제출을 하고 일정 기간이 지난 후..

안녕하세요 부산대학교 전자공학과 학부생 최유호입니다. 2025년 반도체설계 경진대회 ..

안녕하세요 데몬 실행후 swb &로 실행한 결과 다음과 같이 오류 화면이 뜨는데 이유..

안녕하세요. IdeC 조인신입니다.     첨부하신 화면만으로 문제의 원인을 ..

   환경설정 파일에서 ip를 구동중인 서버의 것으로 적는다는 것이 서버컴퓨..

  1. IP 는 서버의 IP 를 적으시면 됩니다.     ifconfig 에서 확..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SCL EDA Tool 버전(SCL/LCU/MGLS ..

안녕하세요. IdeC 조인신입니다.   SERVER HOSTNAME 141.2XX.XXXX 26585. (XXX는..

 안녕하세요. 빠른답변 감사드립니다.   본문에 오타가 있었습니다. 라이선..

VENDOR 라인에 PORT= 이 없는 것으로 판단됩니다.   VENDOR snpslmd /TOOLS/SYNOP..

안녕하세요 조인신 담당자님. 알려주신 대로 "PORT=" 를 붙여서 해결되었습니다.  ..

안녕하세요 경북대IdeC입니다. Zoom 로그 확인하였습니다. 일부출석으로 변경하였으니..

안녕하세요. IdeC 조인신입니다.   TCAD 는 윈도우즈 버전은 없으며, 리눅스 버..

안녕하세요 sf2402 공정에 참여하였던 연세대학교 권인용 교수님 연구실 김하빈입니다. ..

  이의숙 책임님께 문의 후 조치 받으시면 될 것 같습니다.  (ballhope@kais..

 김연태 연구원님께   답변 감사드립니다! 김하빈 올림     [..

안녕하세요. IdeC 조인신입니다.     라이선스를 사용하려는 PC 의 정보(h..

안녕하세요. 경희대학교 미래정보디스플레이학부 이승우 교수님 연구실 최준서입니다. ..

신청한 네트워크 라이선스는 승인되었으며 제공하고 있습니다. 등록한 hostname 이..

del 파일이 .v 으로 제공되는것같은데요, 그러면 spectre 가 아닌 AMS 시뮬레이션을 이용..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..