통합검색

del 설정에서 setenv XMOdeL_SIMULATOR <VERILOG_SIMULATOR> 를 해야 하는데 이..

del 라이센스 셋업은 다음과 같이 하였습니다. sentenv XMOdeL_SIMULATOR 에 ncverilog ..

delsim, ncverilog 중 원하는 SIMULATOR 명만 적어주면 됩니다. ex) setenv X..

design suite 라이센스 관련 문의를 드립니다. Xilinx vivado design license를 다운로..

design suite 라이센스 관련 문의를 드립니다. Xilinx vivado design license를 다운로..

delsim을 실행시키려고 하니 다음과 같은 error가 발생합니다. 이 때 modelsim을 실행..

delsim을 실행시키려고 하니 다음과 같은 error가 발생합니다. 이 때 modelsim을 실행..

안녕하세요. IdeC 연구원 조인신입니다.   사용하고 있는 공정이 무엇인지 확인..

 안녕하세요 IdeC 문관식입니다. 현재 공정사에서 권장하는 EDA Tool 버전이 CentO..

dence license server로 접속이 안됩니다. 아래 2개의 서버에 ping을 해보면, 접속이 안..

dence license server로 접속이 안됩니다. 아래 2개의 서버에 ping을 해보면, 접속이 안..

안녕하세요. 연세대학교 강성호 교수님 연구실 서버 담당자 정민호입니다.   이번..

안녕하세요. IdeC 연구원 조인신입니다.   발생하는 문제에 해당 하는 feat..

 안녕하세요, 조인신 연구원님.   말씀하여주신 실행 화면 캡쳐하여 첨부하..

해당 feature 는 지원되지 않는 것으로 확인 됩니다. 따라서 tessent 의 해당..

de file: ./DRC/Include/cmos28_config.drc.cal. //// 해결방법이 있을지 궁금합니다.

de 문서를 참고하시고 해결이 어렵다면 해당 PDK 를 제공받은 곳에 문의를 해보시는 것..

delsim 입니다. 몇년도 버전을 설치해야 연구실 서버에서 돌릴수 있을지 문의드립니다. ..

delsim 은  10,2 ~ 10.3 버전을 사용하면 될 것입니다.   [박철순]님의 글 =..

  IdeC 선혜승입니다    곧 DIGITAL library 가 들어올 예정이고 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..