통합검색

그림과 같이 no match라고 뜹니다. 이유를 모르겠습니다..     [조인신]님..

/usr/bin/yum yum install libXss* 또는   /usr/bin/yum yum insta..

 그래도 똑같은 오류가 발생합니다...     [조인신]님의 글 =========..

/usr/bin 으로 이동 한 후 ls yum 해서 yum 이 있는지 확인해 보시고 which yum 하여&nb..

yum은 사진과 같이 제대로 설치가 되어 있습니다..     [조인신]님의 글 ==..

이전 글들을 확인해보니 yum 이 안되는 이유가 있었습니다. echo $SHELL 을 했을 ..

안녕하세요. IdeC 연구원 조인신입니다.   첨부한 파일만으로는 원인이 무엇인지..

   IC618에서 install scape의 관한 오류입니다.   Coult not use JVM..

첨부한 파일읠 내용 중 Exception 으로 시작하는 라인을 보면 DISPLAY variable 값이 ':..

말씀해주신대로 installscape 까지는 들어갔지만, 처음 마운트 포인트(CDROM1)을 잡아주..

설치 파일들을 모두 압축 해제한 후 설치를 진행해야 합니다. 1번 파일만 압축 해제한 ..

모든 파일 압축 해제후,  Installscape로 configure status가 failed가 뜨며 ..

configure status 가 failed 가 뜨는 것은 크게 신경쓰지 않아도 됩니다. 설치만 잘 되..

derive_pg_connection -power_net $MW_R_POWER_NET -power_pin $MW_POWER_PORT derive_pg..

derive_pg_connection 은  파워에 대한 정의만 내려주는 겁니다    pla..

안녕하세요 카이스트 홍성철교수님연구실 박사과정 유종호라고합니다.   저희 연..

안녕하세요. IdeC 연구원 조인신입니다.   라이선스는 정상적으로 제공되고 있고..

안녕하세요. IdeC 연구원 조인신입니다.   해당 문제는 OS 에 tool 설치 및 사용..

  IdeC 선혜승입니다    M01_KAKKT.gds 로 진행을 했어야 했는데 ..

안녕하세요 김관태입니다.   아래와 같이 스텝들을 캡쳐해 첨부파일로 달아놓았습..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..