통합검색

안녕하세요. IdeC 연구원 조인신입니다.   사용하고 있는 PC 또는 서..

안녕하세요 KAIST 박사과정 정윤태입니다. Mentor license 관련하여 질문 드리고자합니..

안녕하세요. IdeC 연구원 조인신입니다.   네트워크 라이선스 사용 기간과 관계 ..

안녕하세요. IdeC 연구원 조인신입니다.   sentaurus 환경 설정 파일에 ICW..

안녕하세요, 포항공대 정진수입니다. 알려주신 내용대로 적용을 한 후에도 같은 문제가..

우선 환경설정 파일을 변경하고 변경한 파일을 sourcing 후 icwbev & 를 했을 ..

안녕하세요, 포항공대 정진수입니다. 먼저, 저희 서버의 OS는 centos 6.9 64bit입니다. ..

에러 메시지를 보면 사용하고 있는 OS(linux64) 에 맞는 ICWBEV 가 설치되어 있지 ..

안녕하세요 포항공대 정진수입니다. 말씀해주신대로 실행하니, 해결되었습니다.  ..

   안녕하세요. 포항공대 윤준식입니다.   하나 궁금한 점이 있어 질..

안녕하세요. IdeC 연구원 조인신입니다.   우선 우분투는 Synopsys Tool 의..

de에 따른 설치 중 9page에 해당하는 Tool 설치 부분에서 다운 받은 intaller와 설치 파..

de에 따른 설치 중 9page에 해당하는 Tool 설치 부분에서 다운 받은 intaller와 설치 파..

  IdeC 선혜승입니다   첨부된 문서는 삼성 공정 참여자들에게 보내는 문서..

dec.or.kr/"으로 들어갔는데 접근이 안되더라구요! 리눅스, 윈도우, 크롬, 인터넷 으로 ..

dec.or.kr:2121/ 로 주소창에 입력을 하셔야 FTP 로 접속이 가능하십니다.  접속 P..

안녕하세요 충북대학교 조경록 교수님 연구실 안상현 학생입니다. 매그나 350nm 1802 회..

안녕하세요. IdeC 연구원 조인신입니다.   현 상황에서는 리눅스에서&..

안녕하세요. Synopsys license 관련 문의 드립니다. 저희가 2018년 6월부터 2019년 5월3..

dec.or.kr/edatool/guide/ 페이지의 SCL 가이드를 참고하시기 바랍니다. installer 나 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..