통합검색

de; Tutorial > IC WorkBench Edit/View Plus Interface > 1. Working With t..

de; Tutorial > IC WorkBench Edit/View Plus Interface > 1. Working With t..

안녕하세요. IdeC 연구원 조인신입니다.   추가 제공분에 대해서는 공정 및 회차..

안녕하세요.   포항공과대학교 김병섭 교수님 연구실의 김광민입니다.   ..

안녕하세요. IdeC 연구원 조인신입니다.   요청한 2015.06-SP2-5 버전은 ID..

 안녕하세요.  답변 감사합니다.    스크립트에 대한 불확실한 ..

요청하신 대로 2015.06-SP2-5 버전의 설치 파일을 synopsys 사에 제공가능한지..

dence에서 자료를 보면 multi-core 사용시 인위적으로 물리적인 코어의 개수를 늘린 하이..

dence에서 자료를 보면 multi-core 사용시 인위적으로 물리적인 코어의 개수를 늘린 하이..

안녕하세요. IdeC 연구원 조인신입니다.   DB하이텍 180nm 공정의 칩 두께는 254..

안녕하세요. IdeC 연구원 조인신입니다.   해당 사항은 에러가 아니면 설계..

안녕하세요. IdeC 연구원 조인신입니다.   1. 사용하고 있는 display.drf 파일에..

안녕하세요 부산대학교 박성경 교수님 연구실 학생 조석재 입니다 PA관련해서 질문 드리..

  IdeC 선혜승입니다    갖고 계신 라이센스 파일이 있을테니 열어서 ..

 안녕하세요 고려대학교 이재성 교수님 연구실 박사과정 유정환입니다.   de..

design compiler 를 띄운 뒤  read_verilog 명령을 통해 읽어들일 수 있습니다&nbs..

dence Virtuoso 상에서 Schematic 셀 기반으로 Verilog-In 하려면 삼성 65nm의 Standard ..

dence Virtuoso 상에서 Schematic 셀 기반으로 Verilog-In 하려면 삼성 65nm의 Standard ..

dence Spectre Verilog 시뮬레이션 진행 중 문제점이 발생하여 질문 드립니다. 실수로 ..

dence Spectre Verilog 시뮬레이션 진행 중 문제점이 발생하여 질문 드립니다. 실수로 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

이전에 개설되었던 '[Siemens EDA] C/C++알고리즘 디자인으로부터 Verilog RTL을 구현/생..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

안녕하십니까. 3년전에 진행되었던 MATLAB과 Simulink로 시작하는 모델기반 설계 ..

demy.idec.or.kr:444/track/apply/list/)  8. 기타 정보: 홈페이지 참고 (https://..

dec.or.kr 로그인 => myidec => IdeC 참여내역 => CDC 신청내역 [참고 사항] ..

 안녕하세요 IdeC 전남대캠퍼스입니다   사용 가능한 PC와 라이센스 수량이..