통합검색

 답변 감사합니다.   서버에서 카이스트 홈페이지 연결이 안되며 telnet 연..

dence 라이선스는 연구실의 서버에서 가져다 쓰고   siemens 라이선스는 IdeC..

dence 라이선스는 연구실의 서버에서 가져다 쓰고   siemens 라이선스는 IdeC..

dence 라이선스는 연구실의 서버에서 가져다 쓰고   siemens 라이선스는 IdeC..

안녕하세요, IdeC 교육과정 신청 관련하여 문의드립니다. 현재 [제10기 시스템반도체설..

안녕하세요. 문의주신 장기 교육과정과 단기 교육과정은 서로 별개의 프로그램으로, 단..

  안녕하세요 IdeC 정재희입니다. 기존 계정 삭제 및 추가는 securelogin@sy..

 안녕하세요  IdeC 이의숙입니다.    제출하신 것은 확인하였습..

  IdeC 선혜승입니다     백업 기간까지 사용이 가능합니다 ..

안녕하세요. IdeC 조인신입니다.   참여하고 있는 공정 및 회차가 확인되지 않습..

   현재 SF28 공정을 사용하고 있습니다!   [조인신]님의 글 ========..

해당 공정은 90% Shrink 되어 칩은 사이즈는 3.6mm X 3.6mm 입니다.    [신..

   결과물로 받아보는 칩은 패키징이 된 상태일까요?   [조인신]님의 ..

PKG 신청 유무에 따라 다릅니다. 참여하고 있는 회차의 신청 내역을 확인해 보시기 바랍..

   안녕하세요 IdeC 정재희입니다. 방금 시높시스 라이선스 갱신이 완료되어..

    네 확인했습니다!! 감사드립니다! [정재희]님의 글 =================..

dence University Package를 신청할 수 있고, 학부용 라이센스에서는 Cadence Spec..

dec.or.kr/IdeC_library/library/view/?&page=2&no=2469 교육용은 Cadence는 아..

design kit에 BCD1370HP_ICC_~ 를 지원하고 있습니다.   감사합니다. 이종행드림..

design kit에 BCD1370HP_ICC_~ 를 지원하고 있습니다.   감사합니다. 이종행드림..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..