통합검색

de_timescale=1ns/1ps \-debug_all \+define+VCS \+define+RTL_WRAPPER \-kdb \-top tb_t..

안녕하세요. IdeC 연구원 조인신입니다.   schematic 과 layout , calibre ..

de contact 시뮬레이션을 진행하고 있습니다.    그런데, Sentaurus 내에서 ..

de contact 시뮬레이션을 진행하고 있습니다.    그런데, Sentaurus 내에서 ..

  IdeC 선혜승입니다    아닙니다  패키지를 하거나 하지 않거..

 안녕하세요. 건국대학교 조용범 교수님 연구실 박상언입니다.   먼저 답변..

  IdeC 선혜승입니다    네 그렇죠  패키지를 안한다면, 208개 ..

   안녕하세요. 건국대학교 조용범 교수님 연구실 박상언입니다.   &n..

dence 신청시 IP Address 로 신청하라고 되어있는데 혹시 어떻게 적어야 하는지 알 수 있..

dence 신청시 IP Address 로 신청하라고 되어있는데 혹시 어떻게 적어야 하는지 알 수 있..

delsim과 synopsis를 사용하고, 후에 cadence에 아날로그 회로와 합치려고 합니다.) 예..

delsim과 synopsis를 사용하고, 후에 cadence에 아날로그 회로와 합치려고 합니다.) 예..

안녕하세요. IdeC 연구원 조인신입니다.   메일로 답변 드렸으며 DB 제출 FTP ..

 안녕하세요.  ftp에 파일을 업로드하라고 하셨는데 접속host에 접속해서 업..

네 맞습니다. 메일로 회신 드렸으니 관련 내용을 확인한 후 DB 를 FTP 사이트에 제..

   감사합니다. ftp 에 db업로드했습니다.  db오류 체크부분에 대해 오..

메일과 질문/답변 페이지에 같이 올리시는데 한 가지만 하시면 됩니다. 메일로 회신 드..

안녕하세요. IdeC 연구원 조인신입니다.   첨부한 파일을 참고하시기 바랍니다.&..

안녕하세요. IdeC 연구원 조인신입니다.   Die 는 대략 50개 ~ 100개 사이..

decmh35/   vdd vss 최소 개수는 저희도 제시하기 어려운 부분입니다  다만..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..