통합검색

안녕하세요. IdeC 연구원 조인신입니다.   메일로 답변 드렸으며 DB 제출 FTP ..

 안녕하세요.  ftp에 파일을 업로드하라고 하셨는데 접속host에 접속해서 업..

네 맞습니다. 메일로 회신 드렸으니 관련 내용을 확인한 후 DB 를 FTP 사이트에 제..

   감사합니다. ftp 에 db업로드했습니다.  db오류 체크부분에 대해 오..

메일과 질문/답변 페이지에 같이 올리시는데 한 가지만 하시면 됩니다. 메일로 회신 드..

안녕하세요. IdeC 연구원 조인신입니다.   첨부한 파일을 참고하시기 바랍니다.&..

안녕하세요. IdeC 연구원 조인신입니다.   Die 는 대략 50개 ~ 100개 사이..

decmh35/   vdd vss 최소 개수는 저희도 제시하기 어려운 부분입니다  다만..

de에 top metal이 4번 메탈이라고 하셨는데 4번 메탈은 로고 name에만 쓰이나요? 내부 la..

de에 top metal이 4번 메탈이라고 하셨는데 4번 메탈은 로고 name에만 쓰이나요? 내부 la..

안녕하세요. IdeC 연구원 조인신입니다.   메일로 TDF 파일을 보내 드렸습니다. ..

안녕하세요. IdeC 연구원 조인신입니다.   Synopsys sentaurus 는 Linux 버전만 ..

defined in the technology file. Ensure that the valid layer name is specified in th..

defined in the technology file. Ensure that the valid layer name is specified in th..

delSim 10.3e 를 사용하려 하는데 설치는 정상적으로 진행이 되었고, 라이센스 서버 역..

delSim 10.3e 를 사용하려 하는데 설치는 정상적으로 진행이 되었고, 라이센스 서버 역..

    IdeC 선혜승입니다  패드를 제외한 상태에서는 lvs 가 통과된다는..

del 은 HSPICE 안에 포함되어 있습니다.   [박영훈]님의 글 ====================..

안녕하세요,  UNIST 최재혁 교수님 연구실 박사과정 윤희인 학생입니다.   ..

안녕하세요. IdeC 연구원 조인신입니다.   IdeC 의 EDA Tool 제공 FTP..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..