
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 4694 |
Cadecne setup 관련 질문드립니다.
dence를 킬때마다 매번 설정해주어야 합니다. 이걸 자동으로 설정하는 방법이 없을까요?.. |
노영석 | 18.12.04 | 19 |
| 4693 |
[답변] Cadecne setup 관련 질문드립니다.
default 로 설정하려면 .cdsenv 파일의 내용을 수정하면 됩니다. .cdsenv 파일의 변수 .. |
조인신 | 18.12.05 | 31 |
| 4692 |
Cadence setup 관련 질문드립니다.
dence Layout L에서 Calibre -> Setup -> Netlist Export에서 Include File을 첨부.. |
노영석 | 18.12.03 | 35 |
| 4691 |
[답변] Cadence setup 관련 질문드립니다.
de file 을 기본 설정을 하려면 첨부한 파일을 참고 하시고, 자세한.. |
조인신 | 18.12.03 | 41 |
| 4690 |
[답변] Cadence setup 관련 질문드립니다.
de file 을 기본 설정을 하려면 첨부한 파일을 참고 하시고, 자세한.. |
노영석 | 23.07.14 | 5 |
| 4689 |
[답변] Cadence setup 관련 질문드립니다.
de file 을 기본 설정을 하려면 첨부한 파일을 참고 하시고, 자세한.. |
조인신 | 23.07.14 | 11 |
| 4688 |
[답변] DRC error LU LV 대처 (D180-1801회) 추가 질문
안녕하세요. IdeC 연구원 조인신입니다. 우선 LU.LV 에 대해 1830BD18BA_DR_v3.. |
조인신 | 18.11.29 | 90 |
| 4687 |
[답변] DRC error LU LV 대처 (D180-1801회)
안녕하세요. IdeC 연구원 조인신입니다. 메일로도 문의하셔서 메일로 회.. |
조인신 | 18.11.28 | 24 |
| 4686 |
design Compiler Synthesis과정 질문이 있습니다
delay optimization관련해서 의문점이 생겨서 질문 드립니다. 제가 하는 연구는.. |
이헌준 | 18.11.28 | 25 |
| 4685 |
[답변] design Compiler Synthesis과정 질문이 있습니다
design flow 가 있습니다 무료이니, 합성 관련한 내용부터 시뮬레이션 등에 관하.. |
선혜승 | 18.11.28 | 21 |
| 4684 |
[답변] [답변] design Compiler Synthesis과정 질문이 있습니다
design flow 가 있습니다 무료이니, 합성 관련한 내용부터 시뮬레이션 등에 관하.. |
이헌준 | 18.11.28 | 28 |
| 4683 |
[답변] D180-1803 관련
안녕하세요. IdeC 연구원 조인신입니다. 해당 에러에 대해서는 가드링을 하거.. |
조인신 | 18.11.28 | 59 |
| 4682 |
[답변] 질문
안녕하세요. IdeC 연구원 조인신입니다. 이전 신청 분이 11/26 로 종료되었습.. |
조인신 | 18.11.27 | 7 |
| 4681 |
[답변] [답변] 질문
안녕하세요? 기존의 저희가 1년 신청한 라이센스도 다음과 같은 에러가 .. |
김성환 | 18.11.27 | 4 |
| 4680 |
[답변] [답변] [답변] 질문
정확한 원인을 알기는 어려우나 메시지 상으로 보면 synopsys 라이선스 데몬이 구동 중.. |
조인신 | 18.11.27 | 11 |
| 4679 |
Mentor Hyperlynx 관련 질문입니다.
designer 또는 orCad)을 사용하여 제작된 PCB 레이아웃을 받아 시뮬레이션 하는 것만 지.. |
정하연 | 18.11.27 | 17 |
| 4678 |
[답변] Mentor Hyperlynx 관련 질문입니다.
dence 사의 Allegro 를 사용하여 PCB 설계한 것을 load 할 수 있습니다. 자세한 것은 Me.. |
조인신 | 18.11.27 | 28 |
| 4677 |
측정 Soket/Board 질문있습니다.
안녕하세요 부경대 석사생 고기영입니다. 이번 회차에 아날로그 IP를 제작하고 .. |
고기영 | 18.11.27 | 22 |
| 4676 |
[답변] 측정 Soket/Board 질문있습니다.
dec.or.kr/mpw/soket_board/list/ Socket 208 pin(LQFP)와 Socket 208 pin(MQFP)를.. |
선혜승 | 18.11.27 | 28 |
| 4675 |
[답변] [답변] 측정 Socket/Board 질문있습니다.
dec.or.kr/mpw/soket_board/list/ Socket 208 pin(LQFP)와 Socket 208 pin(MQFP)를.. |
고기영 | 18.11.27 | 13 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 159 |
EDA Tool Vendor 의 System Requirements 안내_20251209 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 25.12.09 | 815 |
| 158 |
EDA Tool Vendor 의 System Requirements 안내_20250401 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 25.04.01 | 1209 |
| 157 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
dec.or.kr/IdeC_library/library/view/?&no=46668 (권장 툴 버전은 진행하는 .. |
관리자 | 25.03.20 | 1870 |
| 156 |
EDA Tool Vendor 의 System Requirements 안내_20241216 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 24.12.16 | 989 |
| 155 |
EDA Tool Vendor 의 System Requirements 안내_20240401 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 24.04.01 | 1489 |
| 154 |
EDA Tool Vendor 의 System Requirements 안내_20230912 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 23.09.12 | 973 |
| 153 |
EDA Tool Vendor 의 System Requirements 안내_20230127 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 23.01.27 | 2433 |
| 152 |
[CAdeNCE] INDAGO - debug Analyzer 소개
dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스.. |
김연태 | 22.10.04 | 1086 |
| 151 |
EDA Tool Vendor 의 System Requirements 안내_20220901 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 22.08.31 | 743 |
| 150 |
EDA Tool Vendor 의 System Requirements 안내_20220214 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 22.02.14 | 4169 |
| 149 |
EDA Tool Vendor 의 System Requirements 안내_20210803 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 21.08.03 | 835 |
| 148 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
dec.or.kr 로 주시면 됩니다. 최종 수정일 : 2021년 4월 30일 .. |
관리자 | 21.04.30 | 8248 |
| 147 |
Serdes System 설계 관련 웨비나 공유
deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT.. |
김영지 | 21.03.10 | 1280 |
| 146 |
EDA Tool Vendor 의 System Requirements 안내_20210112 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 21.01.12 | 744 |
| 145 |
(Tool 활용법 공유) Cadence Manual - Virtuoso Ade L,XL (2020.06.24)
dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담) .. |
석은주 | 20.06.24 | 2428 |
| 144 |
EDA Tool Vendor 의 System Requirements 안내_20200211 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 20.02.11 | 1044 |
| 143 |
EDA Tool Vendor 의 System Requirements 안내_20190620 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 19.06.19 | 623 |
| 142 |
EDA Tool Vendor 의 System Requirements 안내_20190128 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 19.01.28 | 408 |
| 141 |
EDA Tool Vendor 의 System Requirements 안내_20181122 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 18.11.22 | 3181 |
| 140 |
EDA Tool Vendor 의 System Requirements 안내_20180621 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 18.06.21 | 5169 |
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 논문 |
300-GHz Integrated Heterodyne Phased Array Receiver with Wide IF Ban..
|
전상근 | 21.02.16 | 7 |
| 참여교수 성과 - 논문 |
300-GHz Down-conversion Mixer with Wide IF Bandwidth
|
전상근 | 21.02.16 | 4 |
| 참여교수 성과 - 논문 |
임베디드 딥 러닝 시스템을 위한 On-device 학습 최적화
|
김태환 | 21.02.16 | 8 |
| 참여교수 성과 - 특허 |
METHOD FOR PROVIDING CHIP-TO-CHIP WIRELESS COMMUNICATION AND ELECTRO..
METHOD FOR PROVIDING CHIP-TO-CHIP WIRELESS COMMUNICATION AND ELECTRONIC deVICE THER.. |
이재성 | 21.02.16 | 6 |
| 참여교수 성과 - 특허 |
다기능 연산장치
der) 트리를 사용하므로 더욱 지연시간을 줄이기 어렵다. 상술한 문제점을 해결하기 위해.. |
남병규 | 21.02.16 | 10 |
| 참여교수 성과 - 특허 |
MULTI-CHIP deTECTOR APPRATUS
MULTI-CHIP deTECTOR APPRATUS |
이재성 | 21.02.16 | 4 |
| 참여교수 성과 - 논문 |
Experimental extraction of stern-layer capacitance in biosensor dete..
|
김동명 | 21.02.16 | 1 |
| 참여교수 성과 - 논문 |
A Single-Bit 2nd-Order CIFF delta-Sigma Modulator for Precision Meas..
|
천지민 | 21.02.16 | 7 |
| 참여교수 성과 - 논문 |
A CMOS Image Sensor with a Novel Passive Pixel Array and High Precis..
|
천지민 | 21.02.16 | 11 |
| 참여교수 성과 - 논문 |
Experimental extraction of stern-layer capacitance in biosensor dete..
|
김대환 | 21.02.16 | 7 |
| 참여교수 성과 - 특허 |
트랙 및 홀드 장치
본 연구는 IdeC에서 EDA Tool를 지원받아 작성하였습니다. |
김태욱 | 21.02.15 | 17 |
| 참여교수 성과 - 특허 |
RF 선형 기술을 적용하는 고속의 트랙 및 홀드 장치
본 연구는 IdeC에서 EDA Tool를 지원받아 수행하였습니다. |
김태욱 | 21.02.15 | 11 |
| 참여교수 성과 - 특허 |
임펄스의 상관관계 이용한 거리측정 장치 및 방법
본 연구는 IdeC에서 EDA Tool를 지원받아 수행하였습니다. |
김태욱 | 21.02.15 | 6 |
| 참여교수 성과 - 논문 |
SWCNT 기반 인쇄 소자의 안정적 Full Adder 구조 설계 및 분석
|
김소영 | 21.02.15 | 4 |
| 참여교수 성과 - 특허 |
정밀 핸드 제스쳐 인식을 위한 N차 샘플링 기법
본 연구는 IdeC에서 EDA Tool를 지원받아 수행하였습니다. |
김태욱 | 21.02.15 | 10 |
| 참여교수 성과 - 특허 |
거리 측정 장치 및 임펄스 IQ 신호 부정합 교정 장치
본 연구는 IdeC에서 EDA Tool를 지원받아 수행하였습니다. |
김태욱 | 21.02.15 | 10 |
| 참여교수 성과 - 논문 |
design Optimization of Dual Material Gate Nano Sheet Field Effect Tr..
|
김소영 | 21.02.15 | 1 |
| 참여교수 성과 - 특허 |
임펄스의 상관관계 이용한 거리측정 장치 및 방법
본 연구는 IdeC에서 EDA Tool를 지원받아 수행하였습니다. |
김태욱 | 21.02.15 | 11 |
| 참여교수 성과 - 논문 |
Prediction Model for Random Variation in FinFET Induced by Line-Edge..
|
신창환 | 21.02.15 | 10 |
| 참여교수 성과 - 논문 |
Quantitative evaluation of process-induced line-edge roughness in Fi..
|
신창환 | 21.02.15 | 4 |


