통합검색

   말씀하신대로 윈도우에서 수정하고 시도해봤습니다. 다른것은 문제없이 ..

메시지 중간에 보시면 (lmgrd) The TCP port number in the license, 27020, is already..

  혹시몰라서 kill 명령어를 이용해서 종료시켜보고, 다른 라이선스도 죵료 명령어..

라이선스 데몬인 SCL 의 버전이 낮아서 문제가 발생하는 것으로 보입니다..

   2017.12 버전으로 변경하였습니다. 설치하는데 사용하거나 필요한 파일을 ..

첨부한 두 번째 파일의 내용을 보면 중간에 LMGRD Version: v11.13.1.0 과 FlexNet..

   재설치 해봤습니다.# 16:27:22 (lmgrd) FlexNet Licensing (v11.14.0.2 bu..

우선 다운 받은 라이선스 파일을 보면 이전 답변에 언급했듯이 #Date: 28.05.2018 ..

   아무래도 mac addr문제였던것 같습니다. 그런데 지금 들어갈 수 있는 것들..

dec.or.kr   [오정석 ]님의글 ================================================..

dence 라이센스 데몬을 실행하는 중 아래와 같은 문제로 실행이 되지 않습니다. 어떤 것..

dence 라이센스 데몬을 실행하는 중 아래와 같은 문제로 실행이 되지 않습니다. 어떤 것..

안녕하세요 먼저 조민호씨는 IdeC 참여교수의 소속 학생으로 등록되어있지 않습니다. ..

 안녕하세요 IdeC 문관식 입니다. 오늘 시간 되실때 전화 주시면 원격으로 처리해..

안녕하세요. 숭실대학교 유건욱 교수님 학부생 조형준 이라고 합니다. 다름이 아니라 s..

안녕하세요. IdeC 연구원 조인신입니다.   문제가 발생할 때 TCAD 를 실행..

   tcad 실행한 터미널에 출력되는 메세지 첨부해드립니다.   [조인신..

de 창이 자동 종료된다고 하셨는데 첨부한 파일을 보면 자동 종료된 후 터미널 창에 관..

질문1.   Ade-L 을 수행하니 라이선스관련메시지가나오면서 Ade-XL 사용이가능하..

dence 라이선스에는 Ade XL 만 있습니다. Ade XL 로 Ade L 도 사용가능하니 메시지..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..