통합검색

안녕하세요? 한양대학교 유창식 교수님 연구실 정동혁 입니다.   Synopsys DC se..

    IdeC 선혜승입니다     캡쳐해주신 그림은  ..

답변 감사드립니다.   한가지 더 문의를 드립니다. 혹시 symbolic_lib 파일이 없..

  IdeC 선혜승입니다     지장 없습니다   GUI 를 띄..

depth 30 -map_layer $STREAM_OUT_MAP -output_pin {geometry text} -keep_data_type -..

안녕하세요. IdeC 연구원 조인신입니다.   2단 가드링으로 인해 가드링 안에 있..

    IdeC 선혜승입니다     셀들의 구조와 내용에는 전혀 ..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

default 상태에서 제가 바꾼 내용입니다.   config 창에서 나오는 하위 module..

  IdeC 선혜승입니다   아래 그림처럼 CLTCH 에 1로 부여하면 됩니다&n..

dence/Spectre 환경입니다. Monte carlo 시뮬레이션 돌리는 Model library 파일과 Secti..

del library 설정은 제공하는 파일 중 HL18G-SL3.7.zip 에 있는 model_info_H..

del library 설정은 제공하는 파일 중 HL18G-SL3.7.zip 에 있는 model_info_H..

del library 설정은 제공하는 파일 중 HL18G-SL3.7.zip 에 있는 model_info_H..

안녕하세요. IdeC 연구원 조인신입니다.   해당 문제는 사용하고 있는 서버..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..