통합검색

  안녕하세요  IdeC 이의숙입니다.  귀팀의 DB 제출서는 제출됨을 확..

delay_type  max 또는 min으로 확인해보세요  문제가 없는 것이라면  기..

density 관련 룰)이 발생하였습니다. IdeC 공지사항 SS28 Waive List에 “GR641b_M2..

density는 해결을 해야 합니다   너무 밀집도가 높아서  한 덩어리의 메..

design하여, STD Cell과 IO Cell의 PNR을 진행하고 있습니다.따라서, PNR 이후에 Post-si..

design하여, STD Cell과 IO Cell의 PNR을 진행하고 있습니다.따라서, PNR 이후에 Post-si..

  IdeC 선혜승입니다     메일에 드린대로   서버 점..

답변 주셔서 감사합니다. 아까 교수님께서 다른 컴퓨터로 확인하셨을 때 로고 문제가 있..

  IdeC 선혜승입니다     VIA 문제라서 통과해야 합니다 이것을..

안녕하세요. VIA를 조정하여 잘 해결했습니다.   감사합니다.     ..

안녕하세요. IdeC 조인신입니다.     DB180 공정에서 제공하는 OUTLINE 내..

안녕하세요. IdeC 조인신입니다. 현재 IdeC 에서는 RHEL 9 (Rocky linux 9) OS 를 보유..

  IdeC 선혜승입니다    해당 내용은 서버 관리자가 승인해주셔야 하..

de.pdf 자료를 따라 Merge 작업을 시작하려고 했으나, 다음과 같은 에러로 인해 Virtuoso..

de.pdf 자료를 따라 Merge 작업을 시작하려고 했으나, 다음과 같은 에러로 인해 Virtuoso..

de.pdf 자료를 따라 Merge 작업을 시작하려고 했으나, 다음과 같은 에러로 인해 Virtuoso..

  IdeC 선혜승입니다     불가한 에러들입니다  BF, NW&nb..

안녕하세요. IdeC 조인신입니다.     LVS 를 하기 위한 설정에 문제가 있..

  IdeC 선혜승입니다     네 얼마든지 수정이 가능하고 &nb..

  IdeC 선혜승입니다  PrimeTime에서는 파워 분석기능이 빠진지 오래되었습..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..