통합검색

안녕하세요. 전북대학교 조성익교수님 연구실 이민웅입니다. IdeC에서 지원되는 Synops..

dence license를 구동시켜 사용을 잘 하고 있습니다. License server에서 lmgrd 를 구동..

dence license를 구동시켜 사용을 잘 하고 있습니다. License server에서 lmgrd 를 구동..

design_manual_V1500.pdf 의 272 페이지를 보면 각 레이어의 THICKNESS 가 나옵니다 잘 ..

dec.or.kr License file(s) on lic02.idec.or.kr: /home/idec/license_file/lic_synopsys..

안녕하세요. IdeC 연구원 조인신입니다.   첨부한 파일의 내용 중 cds.lib ..

dence spectre, synopsys hspice, mentor eldo 와 잘 연동이 되는 것으로 판단됩니다&nbs..

dence built-in Connect Rules and Connect Modules SOFTINCLUde $AMSHOME/tools/affirm..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

dec에 있는 설치가이드에 따라 설치 환경설정을 해주었습니다. 하지만 여전히 Connect r..

안녕하세요. IdeC 연구원 조인신입니다.   어떤 DOC 를 보고 진행한 것인지 알려..

 어제 알려주신 tutorial 은 /IC61x설치폴더/tools/dfII/samples/tutorials/AMS 에 ..

우선 verilog view 생성은 Verilog In 창에서 Structure View Names 부분의 Funtional ..

 그렇다면 IUS라는 tool이 안깔려 있다면 Connect Rules 문제를 해결 할 수는 없는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..