통합검색

 그렇다면 IUS라는 tool이 안깔려 있다면 Connect Rules 문제를 해결 할 수는 없는 ..

네 맞습니다. IUS 가 설치되어 있어야 Connect Rules 문제가 해결됩니다. IUS 가&..

Connect Rules의 역할은 무엇인가요? 그리고 각 공정에 맞는 Connect Rulse가 있는건가요..

Connect Rules 은 시뮬레이션을 위한 parameter 가 설정되어 있는 파일로 보입니다. Con..

안녕하세요. IdeC 연구원 조인신입니다.   문의한 에러는 해당 부분(M..

del library 는 analog 회로 시뮬레이션시 사용하는 corner_HL18G.scs 를 사용하면 ..

del Library를 지정하라고 되어있는데 어떤 것으로 지정해야할지 혹은 제가 파일을 만들..

안녕하세요. IdeC 연구원 조인신입니다.   해당 문제는 사용하고 있는 ..

de 하는 파일은 HL18G_L29_TKM_2UM_6LM_typical.pex 입니다. 설정에 문제가 없는지 다시..

de 하는 파일은 HL18G_L29_TKM_2UM_6LM_typical.pex 입니다. 설정에 문제가 없는지 다시..

de 하는 파일은 HL18G_L29_TKM_2UM_6LM_typical.pex 입니다. 설정에 문제가 없는지 다시..

  ms180 공정 디지털의 경우  별도로 dnw 전동 소자가 제공되지 않습니다.&nbs..

안녕하세요 한양대학교 회로 및 시스템 연구실 신종윤입니다. PNR을 통해 만든 Digital ..

de_Simulation feature 를 모두 사용하고 있는 것은 아닌지 확인해 보시기 바랍니다.&nb..

dence Universal Package 를 구입하고, IC5141 ver. 에서 Montecalro simulation 시, 아..

design 이라는 명령을 통해서 현재의 top 모듈이 무엇인지 알려주고, top 모듈 입장에서 ..

안녕하세요 한양대학교 회로 및 시스템 연구실 신종윤이라고 합니다. dont_touch 라는 ..

de를 삽입후에도 발생하는 첨부사진.1 과 같은 Top-Layer Charge-Collecting Antenna err..

de를 삽입후에도 발생하는 첨부사진.1 과 같은 Top-Layer Charge-Collecting Antenna err..

de간 acceptor type interface trap 설정입니다.   <에러메세지> The TDR ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

안녕하세요 경북대 IdeC 입니다. 추가 신청 계획은 아직 없습니다. 일단 신청 기간이 ..

안녕하세요 경북대 IdeC 입니다. 저희는 대기자 신청을 하고 있지 않습니다. 일단 신..

 안녕하세요 전남대IdeC 입니다   대기자로 신청하시고 현재 대기자 상태이..

안녕하세요 경북대 IdeC 입니다. 증원 예정은 없습니다. 아직 수강신청 기간 중이니 ..

[Synposys] Multi-Voltage design 구현을 위한 Synopsys low power 설계 (PnR) 과정에서 ..

  안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 ..

안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 신청받았..

안녕하세요 부산대IdeC입니다. 해당강좌 20명 정원 대기자 10명까지 신청할 수 있습니..

 안녕하세요 전남대 IdeC입니다   문의주신 강좌의 경우 현재 추가 증..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외 &nb..

IC design Education Center(IdeC)   (채용) KAIST 반도체..

 충북대IdeC강의의 경우, 충북대 내 IC경진대회에 참여하는 학생들의 경우 우선수강..