통합검색

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

define이 안되어 netlisting이 제대로 안된 것 같습니다. 여기서 이해 안가는게 config..

dec에 있는 설치가이드에 따라 설치 환경설정을 해주었습니다. 하지만 여전히 Connect r..

안녕하세요. IdeC 연구원 조인신입니다.   어떤 DOC 를 보고 진행한 것인지 알려..

 어제 알려주신 tutorial 은 /IC61x설치폴더/tools/dfII/samples/tutorials/AMS 에 ..

우선 verilog view 생성은 Verilog In 창에서 Structure View Names 부분의 Funtional ..

 그렇다면 IUS라는 tool이 안깔려 있다면 Connect Rules 문제를 해결 할 수는 없는 ..

네 맞습니다. IUS 가 설치되어 있어야 Connect Rules 문제가 해결됩니다. IUS 가&..

Connect Rules의 역할은 무엇인가요? 그리고 각 공정에 맞는 Connect Rulse가 있는건가요..

Connect Rules 은 시뮬레이션을 위한 parameter 가 설정되어 있는 파일로 보입니다. Con..

안녕하세요. IdeC 연구원 조인신입니다.   문의한 에러는 해당 부분(M..

del library 는 analog 회로 시뮬레이션시 사용하는 corner_HL18G.scs 를 사용하면 ..

del Library를 지정하라고 되어있는데 어떤 것으로 지정해야할지 혹은 제가 파일을 만들..

안녕하세요. IdeC 연구원 조인신입니다.   해당 문제는 사용하고 있는 ..

de 하는 파일은 HL18G_L29_TKM_2UM_6LM_typical.pex 입니다. 설정에 문제가 없는지 다시..

de 하는 파일은 HL18G_L29_TKM_2UM_6LM_typical.pex 입니다. 설정에 문제가 없는지 다시..

de 하는 파일은 HL18G_L29_TKM_2UM_6LM_typical.pex 입니다. 설정에 문제가 없는지 다시..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2018년 정기 EDA Tool ..

dec.or.kr)

  - Supply voltage : 1.2V - Technology : 0.11um - Frequency Range..

근로자의 날 05.01(월)은 휴무입니다. 문의가 있으신 분들은 메일로 남겨주시고,&n..

  - 0.18 μm Magnachip CMOS technology - 12-bit Resolution - ..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2018년 정기 EDA Tool ..

  Supply voltage : 1.2V Technology : 0.11um Target transmitting /..

dec.or.kr)

  - Supply Voltage : 1.8V - Technology : 0.18um - Resolution : 0...

 창업에 관심있는 분들을 위해 아래와 같은 사업을 안내해 드립니다.   &nbs..

  - Supply Voltage : 1.2V - Technology : 0.18um - Resolution : 0...

dec.or.kr(석은주 선임)    ♦ 참가신청 신청기간 ..

  - Supply Voltage : 1.2V - Technology : 0.11um - Resolution : 14..

..

delay error - Size : 4.7㎟