
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 8 | [본센터] (2022) 딥러닝 기초와 FPGA 구현: deep learning from basic and implemen.. | 김영지 | 22.07.04 | 2844 |
| 7 | (2021) [IdeC 연구원 강좌] Full-Custom Chip design Flow 교육 | 김영지 | 21.07.08 | 2516 |
| 6 | (2021) [IdeC 연구원 강좌] Cell-Based Chip design Flow 교육 | 김영지 | 21.07.05 | 2237 |
| 5 | [본센터-2020] Full-Custom Chip design Flow 교육 | 김영지 | 21.01.28 | 2163 |
| 4 | [2018-IdeC 연구원 교육] 칩 테스트 교육 | 김영지 | 18.08.21 | 714 |
| 3 | [2018-IdeC 연구원교육] Cell-based flow 교육 | 김영지 | 18.08.21 | 1965 |
| 2 | design-for-Manufacturing & Yield in 130nm and below 211; Modeling, Analysis.. | 구재희 | 07.02.02 | 96 |
| 1 | DFM/DFY Aware design in Nanometer Era 211; Methodology, design Flow, and Ap.. | 구재희 | 06.08.22 | 35 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 201 |
[답변] [답변] [답변] MMSIM13.1 실행 관련 문제
답변 감사합니다.답변 주신 내용대로 세팅하니 잘 실행이 됩니다.헌데 Ade 를 이용하여 .. |
황인규 | 14.10.08 | 21 |
| 200 |
[답변] [답변] [답변] [답변] MMSIM13.1 실행 관련 문제
dence tool path을 잡아주는 환경 파일에 MMSIM 프로그램이 IC616 보다 .. |
김창수 | 14.10.08 | 107 |
| 199 |
[답변] [답변] [답변] [답변] [답변] MMSIM13.1 실행 관련 문제
dence tool path을 잡아주는 환경 파일에 MMSIM 프로그램이 IC616 보다 .. |
황인규 | 14.10.08 | 379 |
| 198 |
[답변] Synopsys tool 설치 에러 관련
IdeC 선혜승입니다 실행 커맨드를 Astro -galaxy & 로 주시면 됩니다&nbs.. |
선혜승 | 14.09.03 | 17 |
| 197 |
[답변] [답변] Synopsys tool 설치 에러 관련
답변 감사합니다다음과 같은 메시지가 똑같이 출력되는데요 Tk_Init() failed 부분은 해.. |
하병완 | 14.09.03 | 311 |
| 196 |
[답변] [답변] [답변] Synopsys tool 설치 에러 관련
IdeC 선혜승입니다 IdeC 은 2007.03-SP12 버전을 사용중이구요 Cent OS .. |
선혜승 | 14.09.04 | 106 |
| 195 |
[답변] Spectre 시뮬레이션 진행 중 오류
dence EDA Tool 버전(SCL/LCU/MGLS 포함) : Cadence IC6.1.5.72 / Spectre 10.1.1.41.. |
조인신 | 14.09.02 | 29 |
| 194 |
[답변] [답변] Spectre 시뮬레이션 진행 중 오류
dence EDA Tool 버전(SCL/LCU/MGLS 포함) : Cadence IC6.1.5.72 / Spectre 10.1.1.41.. |
김창수 | 14.09.02 | 95 |
| 193 |
Spectre 시뮬레이션 진행 중 오류
dence EDA Tool 버전(SCL/LCU/MGLS 포함) : Cadence IC6.1.5.72 / Spectre 10.1.1.41.. |
박준상 | 14.09.02 | 51 |
| 192 |
[답변] idec 홈페이지에서 tool 설치 가이드를 보고 질문드립니다
der : 313days@daum.net Organization : To : <cskim@idec.ac.kr.. |
김창수 | 14.08.26 | 121 |
| 191 |
idec 홈페이지에서 tool 설치 가이드를 보고 질문드립니다
dec.ac.kr> 주소추가 보낸날짜 : 2014년 8월 26일 화요일, 15시 01분 53초 .. |
박성원 | 14.08.26 | 59 |
| 190 |
[답변] 연구회원 신청 문의
안녕하세요? 1. IdeC 홈페이지 회원가입시, 연구회원 신청란에 체크하시.. |
김영지 | 17.02.16 | 62 |
| 189 |
[답변] Magnachip/skhynix 018 tape-out Calibre RCX관련
de도 해보았으나 동일한 compilation 에러가 발생합니다. 어느 부분이 잘못되었는지 조언.. |
조인신 | 14.08.20 | 62 |
| 188 |
[답변] Formality 에러 메시지 관련 문의
netlist상에 Power PAD가 포함되어 있는지요?Power PAD는 .db상에 정의가 되어 있.. |
유은광 | 14.08.14 | 18 |
| 187 |
[답변] [답변] Formality 에러 메시지 관련 문의
design으로 하고다시 Formality를 수행하였지만 마찬가지로 같은 에러가 발생합니다.top .. |
조흥선 | 14.08.18 | 98 |
| 186 |
[답변] [답변] [답변] Formality 에러 메시지 관련 문의
design으로 하고다시 Formality를 수행하였지만 마찬가지로 같은 에러가 발생합니다.top .. |
김연태 | 14.08.19 | 493 |
| 185 |
[류광기] Formality 에러 메시지 관련 문의
안녕하세요 한밭대학교 정보통신공학과 조흥선입니다.Formality를 진행하는 중 2. Implem.. |
조흥선 | 14.08.13 | 22 |
| 184 |
[답변] Magnachip/skhynix 018에서 저항/mim cap LVS관련
device list를 삽입해주면 됩니다. device list는 제공된&n.. |
유은광 | 14.08.11 | 159 |
| 183 |
[답변] Cadence layout 관련 문제
dec.or.krDigital : ytkim@idec.or.kr 수고하세요 [박윤수 ]님의글 ====.. |
김창수 | 14.08.11 | 255 |
| 182 |
[답변] Cadence layout 관련 문제
dec.or.kr Digital : ytkim@idec.or.kr 수고하세요 [박윤수 .. |
안재영 | 20.06.29 | 251 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 29 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
dec.or.kr/IdeC_library/library/view/?&no=46668 (권장 툴 버전은 진행하는 .. |
관리자 | 25.03.20 | 1851 |
| 28 |
[CAdeNCE] INDAGO - debug Analyzer 소개
dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스.. |
김연태 | 22.10.04 | 1086 |
| 27 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
dec.or.kr 로 주시면 됩니다. 최종 수정일 : 2021년 4월 30일 .. |
관리자 | 21.04.30 | 8238 |
| 26 |
Serdes System 설계 관련 웨비나 공유
deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT.. |
김영지 | 21.03.10 | 1280 |
| 25 |
(Tool 활용법 공유) Cadence Manual - Virtuoso Ade L,XL (2020.06.24)
dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담) .. |
석은주 | 20.06.24 | 2427 |
| 24 |
칩 테스트 보드 Ver2.0
IdeC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 23 |
EDA Tool 패키지 설치(설치 자동화) 방법
dec.or.kr) 지원 가능OS는 CentOS 6.3 ~ 7.3 입니다. ====== Analog Pack.. |
관리자 | 17.05.12 | 15278 |
| 22 |
국내외 SoC, 임베디드 보드 소개자료
2016년 IdeC 뉴스레터 7, 8월호로 소개되었던 국내외 SoC, 임베디드 보드 소개자료가 발.. |
김하늘 | 16.09.20 | 6641 |
| 21 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
dec.or.kr 로 주시면 됩니다. 최종 수정일 : 2020년 9월 14일 .. |
관리자 | 16.03.22 | 16796 |
| 20 |
테스트 보드 가이드 문서
MPW 칩을 테스트 하기 위한 환경이 부족함을 개선하기 위하여 최근 IdeC 에서 칩 테.. |
선혜승 | 15.10.16 | 5234 |
| 19 |
Synopsys Custom designer User guide
dence 의 IC61 + MMSIM 과 같은 기능을 갖고 있습니다 2015년 10월 현재 매그나/SK 하.. |
선혜승 | 15.10.05 | 6973 |
| 18 |
2015년도 IdeC 교육일정 분류표
「2015년도 IdeC 교육일정 분류표」는 반도체설계교육센터(IdeC)에서 진행되는 2015년도 .. |
오가영 | 15.03.30 | 3740 |
| 17 |
리눅스 원격 데스크탑 사용방법
리눅스에서 EDA Tool를 사용하려면 리눅스의 데스트탑 화면을 원격접속하거나. 원격지의 .. |
관리자 | 14.07.15 | 2926 |
| 16 |
EDA Tool Vendor 의 System Requirements 안내_20140507 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 작성 기준.. |
조인신 | 14.05.07 | 2416 |
| 15 |
EDA Tool 소개 자료 (업데이트 : 2026.04.02)
안녕하세요. IdeC 조일선입니다. 2026년 EDA Tool 소개자료가 업데이트 되었습.. |
석은주 | 13.11.05 | 20610 |
| 14 |
e2l-반도체공학-나노 계측
영문제목 : Nano Measurement 개요 : ASIC Full Custom design을 처음 접하는 학부생이.. |
구재희 | 05.09.20 | 1384 |
| 13 |
e2l-디지털시스템-SoC용 Embedded S/W 실습
ded S/W Practice 개요 : 키워드 : Firmware, FPGA, device driver, Kernel, Cross .. |
구재희 | 07.11.30 | 901 |
| 12 |
e2l-디지털시스템-SoC용 Embedded S/W 실습
ded S/W Practice 개요 : 2005년 정부의 임베디드 소프트웨어 지원 정책 동향은 IT 839.. |
구재희 | 05.09.20 | 926 |
| 11 |
e2l-디지털시스템-디지털 시스템
영문제목 : Digital System 개요 : 디지털 시스템 분야의 첫 과목으로서 2학년 과목으.. |
구재희 | 05.01.05 | 728 |
| 10 |
e2l-디지털시스템-FPGA설계
영문제목 : design of a FPGA 개요 : 본 강좌는 학생들이 VHDL을 이용하여 FPGA 칩을 .. |
구재희 | 05.01.05 | 909 |
1
2
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 특허 |
신경자극장치 및 이를 이용한 시스템
des background information related to the present disclosure which is not necessari.. |
송윤규 | 18.11.07 | 0 |
| 참여교수 성과 - 특허 |
신경접속 네트워크를 위한 멀티 노드 무선 전력 전송 시스템 및 방법
de Wireless Power Transmission System and Method For Nerve Connection Network} 【기.. |
송윤규 | 18.11.07 | 2 |
| 참여교수 성과 - 논문 |
A 3.1-V 21-mW 1.5-Bit Fourth-Order Double-Sampled delta-Sigma ADC wi..
|
안길초 | 15.08.28 | 19 |
| 참여교수 성과 - 논문 |
A 165.2GHz-to-166.4GHz Divided-by-2 Injection-Locked Frequency Divider
|
홍종필 | 15.08.28 | 14 |
| 참여교수 성과 - 논문 |
design of a Stereo Audio Sigma delta ADC with 92.4 dB SNR and -88.3 ..
|
김수환 | 15.08.28 | 10 |
| 참여교수 성과 - 논문 |
Effects of H2 plasma and annealing on atomic-layer-deposited Al2O3 f..
|
김덕기 | 15.08.27 | 18 |
| 참여교수 성과 - 논문 |
The Hardware design of LDPC decoder in IEEE 802.11n/ac
|
이성주 | 15.08.27 | 2 |
| 참여교수 성과 - 논문 |
A 124.9fps memory-efficient hand segmentation processor for hand ges..
|
유회준 | 15.08.26 | 5 |
| 참여교수 성과 - 논문 |
A 5.2mW IEEE 802.15.6 HBC Standard Compatible Transceiver with Power..
|
유회준 | 15.08.26 | 11 |
| 참여교수 성과 - 논문 |
A 5-Gb/s 2.67-mW/Gb/s Digital Clock and Data Recovery With Hybrid Di..
|
김이섭 | 15.08.26 | 5 |
| 참여교수 성과 - 논문 |
design and Analysis of 239 GHz CMOS Push-Push Transformer-Based VCO ..
|
홍성철 | 15.08.26 | 9 |
| 참여교수 성과 - 논문 |
A 9.6Gb/s 1.22mW/Gb/s Data-Jitter Mixing Forwarded-Clock Receiver in..
|
김이섭 | 15.08.26 | 3 |
| 참여교수 성과 - 논문 |
Wideband harmonic-tuned CMOS power amplifier with 19.5 dBm output po..
|
전상근 | 15.08.20 | 12 |
| 참여교수 성과 - 특허 |
연속적인 근사 레지스터 아날로그 디지털 변환 장치
“연속적인 근사 레지스터 아날로그 디지털 변환 장치,” 출원번호: 제10-2017.. |
이승훈 | 17.10.18 | 6 |
| 참여교수 성과 - 특허 |
레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터
“레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터,” 출원번.. |
이승훈 | 17.10.18 | 3 |
| 참여교수 성과 - 특허 |
데이터 구동 회로 및 이를 포함하는 표시 장치
“데이터 구동 회로 및 이를 포함하는 표시 장치,” 출원번호: 제10-2017-0012.. |
이승훈 | 17.10.18 | 0 |
| 참여교수 성과 - 특허 |
부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터
“부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터,” 출원번호.. |
이승훈 | 17.10.18 | 0 |
| 참여교수 성과 - 특허 |
이중채널 비동기 파이프라인 SAR ADC
“이중채널 비동기 파이프라인 SAR ADC,” (10비트 200MS/s 28nm CMOS), 출원.. |
이승훈 | 17.10.18 | 1 |
| 참여교수 성과 - 특허 |
Digital-to-analog converter, driving integrated circuit, and display..
device”, [미국 출원 관리번호 P2017-0079US, 출원번호 15/439,647, 출원일자 2017.. |
이승훈 | 17.10.18 | 4 |
| 참여교수 성과 - 특허 |
채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 S..
“채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC,&.. |
이승훈 | 17.10.18 | 1 |


