Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
383 [답변] [답변] [답변] 180n MPW 소자 질문입니다.

port 냐 3port 냐의 차이가 있고 특성의 동일합니다.    [이재성 ]님의글 ==..

조인신 17.04.17 40
382 [답변] DC 컴파일 후 테스트벤치 결과가 틀려지는 문제

port_constraint 커맨드와  report_timing 커맨드를 통해 면밀하게 합성 결과를 살..

선혜승 17.03.31 28
381 [답변] AMS virtuoso 관련질문드립니다.

port 가 제대로 되어 있지 않는 것 같습니다. test2/exam1 의 schematic 에 port 가 제..

조인신 17.03.29 3
380 [답변] (재질문) Design Compiler Area

port_area 를 통해 나온 숫자를 나누면 몇 게이트인지 알 수 있습니다     r..

선혜승 17.03.27 23
379 DC에서 report_area 시에 Net Interconnect Area가 undefined로 나오는 문제

port_area를 통해 칩 area를 구하려고 하였는데요, 첨부드린 그림과 같이 Net Interconn..

이광무 17.03.25 24
378 [답변] DC에서 report_area 시에 Net Interconnect Area가 undefined로 나오는 문제

port_lib 명령과 함께 사용하면, 해당 라이브러리가 갖고 있는 wire load model 들을 볼..

선혜승 17.03.27 93
377 [김장우] Design Compiler/ IC Compiler Area

port_area 했을 때 total cell area가 숫자로 나오는데, 이 숫자의 단위가 um^2 (제곱 ..

이다열 17.03.25 15
376 [답변] Design Compiler/ IC Compiler Area

port_area 했을 때 total cell area가 숫자로 나오는데, 이 숫자의 단위가 um^2 (제곱 ..

선혜승 17.03.27 29
375 [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] cshrc path 설정 문의

ported by cdsGetOABinPath.virtuoso:    INFO: Note that OpenAccess (O..

장이산 17.03.24 22
374 [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] cshrc path 설정..

ported by cdsGetOABinPath.virtuoso:    INFO: Note that OpenAccess (O..

조인신 17.03.24 8
373 [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] cshrc pa..

ported by cdsGetOABinPath.virtuoso:    INFO: Note that OpenAccess (O..

장이산 17.03.24 11
372 [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] c..

ported by cdsGetOABinPath.virtuoso:    INFO: Note that OpenAccess (O..

조인신 17.03.24 74
371 DB 제출 및 점검 관련 문의

port -> DRC 후 생성되는 파일이 -drc.summary 와 -drc.results 두가지 중 results 파..

장나래 17.03.14 61
370 [답변] DB 제출 및 점검 관련 문의

port -> DRC 후 생성되는 파일이 -drc.summary 와 -drc.results 두가지 중 results 파..

김연태 17.03.14 92
369 [노정진] openvpn설치 질문

port: Command not found.export: Command not found.export: Command not found.export:..

이재성 17.03.06 22
368 [답변] openvpn설치 질문

port: Command not found.export: Command not found.export: Command not found.export:..

관리자 17.03.06 21
367 [공배선] CDL export 관련 질문

port하고 다시 import 하는 방법을 몰라서 질문드립니다.   바쁘실텐데 읽어주셔..

정재승 17.02.24 24
366 [답변] CDL export 관련 질문

port 는 virtuoso doc 를 참고하시면 됩니다. doc 중 transrefOA.pdf 파일을 보시..

조인신 17.02.24 26
365 [답변] [답변] CDL export 관련 질문

ported in Spectre language sections. Use `simulator lang = spice' to introduce spic..

정재승 17.02.24 11
364 [답변] [답변] [답변] CDL export 관련 질문

port 하려는 netlist 파일에 < 문자가 있어 에러가 발생합니다. < 문자가 없게 ne..

조인신 17.02.24 33
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 portable Functional Brain Imaing Chip for Frequency-Domain NIRS Method

권경하 24.02.13 7
참여교수 성과 - 논문 Fully I-V-based Optoelectronic Differential Ideality Factor Method f..

배학열 24.02.08 2
참여교수 성과 - 논문 Ferroelectric nanopillar field-effect transistors: Quantum transport..

신민철 24.02.07 7
참여교수 성과 - 논문 LOG-CIM: A 116.4 TOPS/W Digital Computing-In-Memory Processor Suppor..

유회준 24.02.01 14
참여교수 성과 - 논문 A 28-nm Ternary Dual-port SRAM Cell for Area and Power Efficient On-..

김경록 24.01.31 8
참여교수 성과 - 논문 An Efficient Systolic Array with Variable Data Precision and Dimensi..

고종환 24.01.29 2
참여교수 성과 - 논문 Annealing Temperature of Nickel Oxide Hole Transport Layer for p-i-..

양정엽 24.01.09 2
참여교수 성과 - 특허 단일 싱글포트램(Single-port RAM) 기반 영상 데이터 패킹 기법

단일 싱글포트램(Single-port RAM) 기반 영상 데이터 패킹 기법

이성주 24.01.03 3
참여교수 성과 - 논문 Image Window를 위한 단일 Single-port RAM 기반 Line Packing

이성주 24.01.03 2
참여교수 성과 - 논문 Operand-oriented Virtual Memory Support for Near-Memory

정의영 24.01.03 4
참여교수 성과 - 논문 Teleport: A High-Performance ShiftNet Hardware Accelerator with Fuse..

류성주 24.01.03 15
구인/구직 (채용) Synopsys Korea 인재채용

portfolio of silicon IP—predesigned blocks of logic, memory, interfaces, anal..

정재희 23.10.05 4573
참여교수 성과 - 논문 A Fully-Integrated, Transient-Enhanced LDO Supporting 150-mA Load wi..

황영하 23.07.04 21
참여교수 성과 - 논문 DBPS: Dynamic Block Size and Precision Scaling for Efficient DNN Tra..

궁재하 23.04.11 45
참여교수 성과 - 논문 FlexBlock: A Flexible DNN Training Accelerator with Multi-Mode Block..

궁재하 23.03.30 40
참여교수 성과 - 논문 A Residue-Current-Locked Hybrid Low-Dropout Regulator Supporting Ult..

박준은 23.02.25 47
참여교수 성과 - 논문 A New Pixel Circuit with a Low-Temperature Polycrystalline Oxide Thi..

김용상 23.02.17 2
참여교수 성과 - 논문 A Residue-Current-Locked Hybrid Low-Dropout Regulator Supporting Ult..

황영하 23.02.16 16
참여교수 성과 - 논문 Dynamic Rate Neural Acceleration Using Multiprocessing Mode Support

박영준 23.02.13 6
참여교수 성과 - 논문 A Wide Range Digitally Controlled Oscillator with Direct Proportiona..

이원영 23.02.13 9
1 2 3 4 5 6 7 8 9 10 12