
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3383 |
NDM libraries generation
port the schematic and GDS from ICC2 into Cadence for LVS checks. The LVS check fai.. |
박형준 | 24.10.10 | 38 |
| 3382 |
[답변] NDM libraries generation
port the schematic and GDS from ICC2 into Cadence for LVS checks. The LVS check fai.. |
김연태 | 24.10.10 | 47 |
| 3381 |
[답변] [SB130-2401] layout 질문
port 입니다. CAPPLATE에 VIA를 통해 상위 메탈로 연결되며, 관련된 DRC rule이 정해져 .. |
이종행 | 24.10.10 | 36 |
| 3380 |
[답변] Siemens Tessent 2023.4 버전 관련 문의드립니다.
port TESSENT_HOMEPATH=/data1/mentor/tessent/2022_4/bin:$PATH:.; export PATH 변경 .. |
문영기 | 24.10.10 | 5 |
| 3379 |
[답변] Siemens Tessent 2023.4 버전 관련 문의드립니다.
port TESSENT_HOMEPATH=/data1/mentor/tessent/2022_4/bin:$PATH:.; export PATH 변경 .. |
조인신 | 24.10.11 | 24 |
| 3378 |
SF28_2401 서버관련 질문
ported Linux configuration.2024/10/07 15:26:41 For more info, please run CheckSysCo.. |
성윤지 | 24.10.07 | 54 |
| 3377 |
[답변] SF28_2401 서버관련 질문
ported Linux configuration.2024/10/07 15:26:41 For more info, please run CheckSysCo.. |
김연태 | 24.10.07 | 32 |
| 3376 |
[답변] SF28_2401 서버관련 질문
ported Linux configuration.2024/10/07 15:26:41 For more info, please run CheckSysCo.. |
성윤지 | 24.10.07 | 32 |
| 3375 |
[답변] SF28_2401 서버관련 질문
ported Linux configuration.2024/10/07 15:26:41 For more info, please run CheckSysCo.. |
김연태 | 24.10.07 | 78 |
| 3374 |
gpdk045nm PDK 내 MOSFET model 관련 질문
port.pdf -gpdk045_pdk_referenceManual.pdf 라는 3개의 파일이 존재합니다. &n.. |
정동훈 | 24.09.30 | 23 |
| 3373 |
[답변] gpdk045nm PDK 내 MOSFET model 관련 질문
port.pdf -gpdk045_pdk_referenceManual.pdf 라는 3개의 파일이 존재합니다. &n.. |
조인신 | 24.09.30 | 37 |
| 3372 |
VCS 관련 문의드립니다.
ports clk]create_clock clk -name ideal_clock1 -period $clk_period link set_input_.. |
양승록 | 24.09.29 | 37 |
| 3371 |
[답변] VCS 관련 문의드립니다.
ports clk]create_clock clk -name ideal_clock1 -period $clk_period link set_input_.. |
김연태 | 24.09.30 | 11 |
| 3370 |
[답변] VCS 관련 문의드립니다.
ports clk]create_clock clk -name ideal_clock1 -period $clk_period link set_input_.. |
양승록 | 24.09.30 | 10 |
| 3369 |
[답변] VCS 관련 문의드립니다.
ports clk]create_clock clk -name ideal_clock1 -period $clk_period link set_input_.. |
김연태 | 24.09.30 | 5 |
| 3368 |
[답변] VCS 관련 문의드립니다.
ports clk]create_clock clk -name ideal_clock1 -period $clk_period link set_input_.. |
양승록 | 24.09.30 | 52 |
| 3367 |
Cadence INNOVUS 관련 문의드립니다.
안녕하세요 홍익대학교 김영민 교수님 연구실 학부생 양승록입니다. C.. |
양승록 | 24.09.29 | 29 |
| 3366 |
[답변] Cadence INNOVUS 관련 문의드립니다.
1. LEF physical 정보가 존재하지 않음 해당 부분은 warning 으.. |
김연태 | 24.09.30 | 11 |
| 3365 |
[답변] Cadence INNOVUS 관련 문의드립니다.
안녕하세요 답변주셔서 감사드립니다. 1. 확인했습니다. 감.. |
양승록 | 24.09.30 | 6 |
| 3364 |
[답변] Cadence INNOVUS 관련 문의드립니다.
cell 딜레이 정보는 .lib 파일로 제공됩니다. synopsys dc .. |
김연태 | 24.09.30 | 30 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1


