반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2243	[답변] Mycad 'layed pro' 프로그램 사용시 에러 port 까지 설정할 것이라면 VENDOR mycad C:\MyCADPro\Bin\mycad.exe port=27010 ..	조인신	22.01.06	3
2242	[답변] Mycad 'layed pro' 프로그램 사용시 에러 port 까지 설정할 것이라면 VENDOR mycad C:\MyCADPro\Bin\mycad.exe port=27010 ..	윤준보	22.01.07	3
2241	[답변] Mycad 'layed pro' 프로그램 사용시 에러 port 까지 설정할 것이라면 VENDOR mycad C:\MyCADPro\Bin\mycad.exe port=27010 ..	조인신	22.01.07	29
2240	S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	박성진	22.01.05	46
2239	[답변] S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	선혜승	22.01.05	29
2238	[답변] S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	박성진	22.01.05	20
2237	[답변] S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	선혜승	22.01.06	103
2236	synopsys design vision file read문제 port area, report power 는 값이 제대로 뜨는 것 같습니다. 어떤 문제가 있는 ..	송충석	22.01.05	13
2235	[답변] synopsys design vision file read문제 port area, report power 는 값이 제대로 뜨는 것 같습니다. 어떤 문제가 있는 ..	선혜승	22.01.05	27
2234	삼성 MPW csv 파일 업로드 문의 port 하여 데이터를 불러오기 위해 pcsource를 사용하여 pwl로 바꿔서 import 하..	김영식	22.01.05	13
2233	[답변] 삼성 MPW csv 파일 업로드 문의 port 하여 데이터를 불러오기 위해 pcsource를 사용하여 pwl로 바꿔서 import 하..	관리자	22.01.05	15
2232	AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	이별준	22.01.04	75
2231	[답변] AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	조인신	22.01.05	35
2230	[답변] AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	이별준	22.01.06	19
2229	[답변] AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	조인신	22.01.07	21
2228	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) port MMSIMHOME="/DTFL_disk/cadence/spectre" 6 export CDS_INST_DIR="/DTFL_disk/caden..	이별준	22.01.07	18
2227	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) port MMSIMHOME="/DTFL_disk/cadence/spectre" 6 export CDS_INST_DIR="/DTFL_disk/caden..	조인신	22.01.07	11
2226	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) ports. To prevent them from being printed, set simVerilogProcessNullports = t eithe..	이별준	22.01.07	36
2225	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) ports. To prevent them from being printed, set simVerilogProcessNullports = t eithe..	조인신	22.01.07	126
2224	[답변] ICC2에서 파워 분리 port_pin_list 에 match 되는것이 없다는 error 가 떠서 위처럼 했습니다. connect_pg_n..	문승현	22.01.03	16

1 ◀ 91 92 93 94 95 96 97 98 99 100 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	portable Functional Brain Imaing Chip for Frequency-Domain NIRS Method	권경하	24.02.13	7
참여교수 성과 - 논문	Fully I-V-based Optoelectronic Differential Ideality Factor Method f..	배학열	24.02.08	2
참여교수 성과 - 논문	Ferroelectric nanopillar field-effect transistors: Quantum transport..	신민철	24.02.07	7
참여교수 성과 - 논문	LOG-CIM: A 116.4 TOPS/W Digital Computing-In-Memory Processor Suppor..	유회준	24.02.01	14
참여교수 성과 - 논문	A 28-nm Ternary Dual-port SRAM Cell for Area and Power Efficient On-..	김경록	24.01.31	8
참여교수 성과 - 논문	An Efficient Systolic Array with Variable Data Precision and Dimensi..	고종환	24.01.29	2
참여교수 성과 - 논문	Annealing Temperature of Nickel Oxide Hole Transport Layer for p-i-..	양정엽	24.01.09	2
참여교수 성과 - 특허	단일 싱글포트램(Single-port RAM) 기반 영상 데이터 패킹 기법 단일 싱글포트램(Single-port RAM) 기반 영상 데이터 패킹 기법	이성주	24.01.03	3
참여교수 성과 - 논문	Image Window를 위한 단일 Single-port RAM 기반 Line Packing	이성주	24.01.03	2
참여교수 성과 - 논문	Operand-oriented Virtual Memory Support for Near-Memory	정의영	24.01.03	4
참여교수 성과 - 논문	Teleport: A High-Performance ShiftNet Hardware Accelerator with Fuse..	류성주	24.01.03	15
구인/구직	(채용) Synopsys Korea 인재채용 portfolio of silicon IP—predesigned blocks of logic, memory, interfaces, anal..	정재희	23.10.05	4573
참여교수 성과 - 논문	A Fully-Integrated, Transient-Enhanced LDO Supporting 150-mA Load wi..	황영하	23.07.04	21
참여교수 성과 - 논문	DBPS: Dynamic Block Size and Precision Scaling for Efficient DNN Tra..	궁재하	23.04.11	45
참여교수 성과 - 논문	FlexBlock: A Flexible DNN Training Accelerator with Multi-Mode Block..	궁재하	23.03.30	40
참여교수 성과 - 논문	A Residue-Current-Locked Hybrid Low-Dropout Regulator Supporting Ult..	박준은	23.02.25	47
참여교수 성과 - 논문	A New Pixel Circuit with a Low-Temperature Polycrystalline Oxide Thi..	김용상	23.02.17	2
참여교수 성과 - 논문	A Residue-Current-Locked Hybrid Low-Dropout Regulator Supporting Ult..	황영하	23.02.16	16
참여교수 성과 - 논문	Dynamic Rate Neural Acceleration Using Multiprocessing Mode Support	박영준	23.02.13	6
참여교수 성과 - 논문	A Wide Range Digitally Controlled Oscillator with Direct Proportiona..	이원영	23.02.13	9

1 2 3 4 5 6 7 8 9 10 ▶ 12