
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1670 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] 안녕하세요 TCAD svisua..
device_ug.pdf 파일을 보면 내용이 있고 예제에 대한 설명도 있으니 참고 하시기 바랍니.. |
이지민 | 16.09.06 | 3 |
| 1669 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] 안녕하세요 TCAD..
device_ug.pdf 파일을 보면 내용이 있고 예제에 대한 설명도 있으니 참고 하시기 바랍니.. |
조인신 | 16.09.06 | 16 |
| 1668 |
[답변] 32bit hardware hspice 실행
안녕하세요. IdeC 연구원 조인신입니다. 원인은 OS 의 bit 문제 입니다. .. |
조인신 | 16.09.01 | 10 |
| 1667 |
[답변] [답변] 32bit hardware hspice 실행 - 해결했습니다.
shell 파일에 /bin path 외에 64bit machine은 amd64 path를 추가하듯이 32bit machine.. |
이원영 | 16.09.01 | 9 |
| 1666 |
[답변] [답변] 32bit hardware hspice 실행
designer는 32bit 지원이 되는데 hspice만 안된다는 말인가요? .. |
이원영 | 16.09.01 | 9 |
| 1665 |
[답변] [답변] [답변] 32bit hardware hspice 실행
designer는 32bit 지원이 되는데 hspice만 안된다는 말인가요? .. |
조인신 | 16.09.01 | 10 |
| 1664 |
[김병성] Astro관련 질문있습니다.
Synopsys의 Astro를 사용하다 문의사항이 생겨 메일보냅니다. 아이덱 홈페이지.. |
김동균 | 16.09.01 | 3 |
| 1663 |
[답변] Astro관련 질문있습니다.
메일로 회신 드렸습니다. [김동균 ]님의글 ==============.. |
김연태 | 16.09.01 | 14 |
| 1662 |
[답변] Hspicerf trannoise simulation관련 문의
안녕하세요. IdeC 연구원 조인신입니다. 해당 시뮬레이션은 IdeC 제공 라이선.. |
조인신 | 16.08.31 | 25 |
| 1661 |
Cadence 라이센스 신청문의입니다.
dence 라이센스를 3~5카피정도 사용하고 싶은데요, 지금 신청하려하면 신청 절차가 어떻.. |
황성민 | 16.08.30 | 6 |
| 1660 |
[답변] Cadence 라이센스 신청문의입니다.
dence 라이선스는 현재 배포가 완료되어 바로 사용은 어려운 상황입니다. 참여교수 가입.. |
석은주 | 16.08.30 | 23 |
| 1659 |
[답변] 삼성 65nm 소자관련 질문드립니다.
안녕하세요. IdeC 연구원 조인신입니다. inductor 를 사용했을 때의 lay.. |
조인신 | 16.08.30 | 37 |
| 1658 |
[답변] [답변] 삼성 65nm 소자관련 질문드립니다.
답변 감사드립니다. 한 가지 더 여쭤볼 것이 있는데, 첨부한 사진과 같은 ERC err.. |
김신영 | 16.08.30 | 31 |
| 1657 |
[답변] [답변] [답변] 삼성 65nm 소자관련 질문드립니다.
네 맞습니다. GROUND_NAME 은 LVS rule 파일에 VSS gnd GND vss 로 되어.. |
조인신 | 16.08.31 | 74 |
| 1656 |
[김소영] corner ttt_mis 옵션 관련해서 질문입니다.
define이라는 메세지가 뜹니다. 또한 _mc를 빼고 mc_global_local을 돌려도 tch_tn is no.. |
김지훈 | 16.08.30 | 15 |
| 1655 |
[답변] corner ttt_mis 옵션 관련해서 질문입니다.
define이라는 메세지가 뜹니다. 또한 _mc를 빼고 mc_global_local을 돌려도 tch_tn is no.. |
조인신 | 16.08.30 | 22 |
| 1654 |
[유창식] Verilog 합성 관련 질의드립니다.
delay 계산 결과는 한 cycle 안의 계산 결과하고 똑같이 나오는지 궁금합니다. 그림으.. |
정동혁 | 16.08.30 | 11 |
| 1653 |
[답변] Verilog 합성 관련 질의드립니다.
delay 계산 결과는 한 cycle 안의 계산 결과하고 똑같이 나오는지 궁금합니다. 그림으.. |
선혜승 | 16.08.30 | 9 |
| 1652 |
[윤상웅] 삼성 65nm pdk 관련 질문.
de에 의하면 ASSURA 4.10 버전 이상을 지원한다고 나와있습니다. 이 것이 현재 cadence .. |
임주환 | 16.08.29 | 10 |
| 1651 |
[답변] 삼성 65nm pdk 관련 질문.
de에 의하면 ASSURA 4.10 버전 이상을 지원한다고 나와있습니다. 이 것이 현재 cadence .. |
선혜승 | 16.08.29 | 10 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 159 |
EDA Tool Vendor 의 System Requirements 안내_20251209 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 25.12.09 | 803 |
| 158 |
EDA Tool Vendor 의 System Requirements 안내_20250401 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 25.04.01 | 1209 |
| 157 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
dec.or.kr/IdeC_library/library/view/?&no=46668 (권장 툴 버전은 진행하는 .. |
관리자 | 25.03.20 | 1866 |
| 156 |
EDA Tool Vendor 의 System Requirements 안내_20241216 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 24.12.16 | 989 |
| 155 |
EDA Tool Vendor 의 System Requirements 안내_20240401 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 24.04.01 | 1489 |
| 154 |
EDA Tool Vendor 의 System Requirements 안내_20230912 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 23.09.12 | 973 |
| 153 |
EDA Tool Vendor 의 System Requirements 안내_20230127 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 23.01.27 | 2433 |
| 152 |
[CAdeNCE] INDAGO - debug Analyzer 소개
dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스.. |
김연태 | 22.10.04 | 1086 |
| 151 |
EDA Tool Vendor 의 System Requirements 안내_20220901 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 22.08.31 | 743 |
| 150 |
EDA Tool Vendor 의 System Requirements 안내_20220214 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 22.02.14 | 4169 |
| 149 |
EDA Tool Vendor 의 System Requirements 안내_20210803 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 21.08.03 | 835 |
| 148 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
dec.or.kr 로 주시면 됩니다. 최종 수정일 : 2021년 4월 30일 .. |
관리자 | 21.04.30 | 8247 |
| 147 |
Serdes System 설계 관련 웨비나 공유
deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT.. |
김영지 | 21.03.10 | 1280 |
| 146 |
EDA Tool Vendor 의 System Requirements 안내_20210112 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 21.01.12 | 744 |
| 145 |
(Tool 활용법 공유) Cadence Manual - Virtuoso Ade L,XL (2020.06.24)
dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담) .. |
석은주 | 20.06.24 | 2428 |
| 144 |
EDA Tool Vendor 의 System Requirements 안내_20200211 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 20.02.11 | 1044 |
| 143 |
EDA Tool Vendor 의 System Requirements 안내_20190620 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 19.06.19 | 623 |
| 142 |
EDA Tool Vendor 의 System Requirements 안내_20190128 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 19.01.28 | 408 |
| 141 |
EDA Tool Vendor 의 System Requirements 안내_20181122 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 18.11.22 | 3181 |
| 140 |
EDA Tool Vendor 의 System Requirements 안내_20180621 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 18.06.21 | 5169 |
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 논문 |
A Compact Power-on-Reset Circuit With Configurable Brown-Out detection
|
황영하 | 25.12.08 | 15 |
| MPW공지사항 |
[SF028-2502] SF028-2502 회차 서버 오픈 및 주의 사항 안내
dec.or.kr/mpw/info/IdeCCloudS_FtpDateUpload_241007.pdf 3. &.. |
김연태 | 25.12.05 | 362 |
| 참여교수 성과 - 논문 |
Double-node-upset fully-tolerant/recoverable and triple-node-upset p..
|
나태희 | 25.12.04 | 12 |
| 공지사항 |
[채용] KAIST 반도체설계교육센터 위촉기술원 모집 안내 (근무지: 동탄)
IC design Education Center(IdeC) [채용] KAIST 반도체설계.. |
전우숙 | 25.12.03 | 41927 |
| 공지사항 |
[채용] KAIST 반도체설계교육센터 위촉연구원 모집 안내 (근무지: 대전)
IC design Education Center(IdeC) [채용] KAIST 반도체설계.. |
전우숙 | 25.12.03 | 40421 |
| 개설 희망 강좌 신청 |
ECC (error correction code)
de + LDPC |
성기혁 | 25.11.28 | 3033 |
| 참여교수 성과 - 논문 |
A CMOS Hybrid System for Non-Invasive Hemoglobin and Oxygen Saturati..
|
박성민 | 25.11.25 | 4 |
| 참여교수 성과 - 논문 |
Fast and Accurate SystemVerilog Framework for Mixed-Signal Modeling ..
|
김가인 | 25.11.24 | 23 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] Verilog 문법 및 FPGA 설계
안녕하세요. 금오공대IdeC아카데미입니다. 문의주신 해당 강좌는 대면으로만 진행.. |
금오공대 | 25.11.24 | 4344 |
| 참여교수 성과 - 논문 |
A 111-µW 100.8-dB DR Audio Continuous-Time delta-Sigma Modulator Usi..
|
채영철 | 25.11.20 | 22 |
| 참여교수 성과 - 논문 |
A 0.65-pJ/bit 3.6-TB/s/mm I/O Interface with XTalk Minimizing Affine..
|
최우석 | 25.11.19 | 13 |
| 공지사항 |
[홍보] 제 1회 2025 IdeC 시스템반도체 설계 챌린지 대회 본선 안내
***IdeC에서 처음으로 개최하는 반도체 설계 대회인 「2025 IdeC 시스템반도체 설.. |
김별님 | 25.11.18 | 48369 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] Mixed signal 반도체 테스트 설계 기술
안녕하세요 한양대 IdeC입니다. 문의주신 강의는 대면강의로만 진행됩니다. 양.. |
박명희 | 25.11.17 | 4085 |
| 공지사항 |
[홍보] KAIST IdeC 컨소시엄 기업 모집 공고 (상시 모집 중)
IdeC에서는 학부 졸업생 대상으로 AI 트랙을 포함해 시스템반도체 설계에 특화된 6개 기.. |
김영지 | 25.11.17 | 105546 |
| 개설 희망 강좌 신청 |
Chip Level Modeling - 온라인교육 선호
del 방법 및 검증 방법. ( IP Power/Cap Modeling, ESR/ESC 가 제대로 되었는지 모.. |
고민석 | 25.11.17 | 2589 |
| MPW공지사항 |
[SB130-2502 회차] 삼성 공정[BCD1370] DRC WAIVE LIST(2026.01.02)
현재 user_db_check 프로그램을 통해 등록된 Waive 가 가능한.. |
이종행 | 25.11.14 | 662 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] [성균관대-아카데미] FPGA를 이용한 SoC설계 청강 문의
김도현님께, 안녕하세요. 온라인이실 경우 031-299-4629로 4시 안으로 전화주시.. |
성균관대IdeC아카데미 | 25.11.14 | 6477 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] [성균관대-아카데미] FPGA를 이용한 SoC설계 청강 문의
대면의 경우, 보드 개수에 맞게 진행되므로 증원이 불가하며 온라인의 경.. |
성균관대IdeC아카데미 | 25.11.14 | 2976 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] Mobile Transceiver RFIC 설계 온라인 인원 증원건
안녕하세요. 우선 대기자에 신청해주시기 바랍니다. 감사합니다.  .. |
성균관대IdeC아카데미 | 25.11.12 | 5544 |
| MPW공지사항 |
[SS28-2502] Mege 계정 오픈 및 주의 사항 안내 (25.11.12)
deckyt@kaist.ac.kr) (주의) SS28_Merge 폴더를 복사하여 사용하시면 안됩.. |
김연태 | 25.11.12 | 395 |


