통합검색

delay mode 를 설정하여 진행하는 경우라면 해당 delay에 대해 netlist 또는 명령어 등..

designation부분을 PW로 바꾸고 lvs는 통과 되었는데, 해당 저항소자 body부분에 PW를 깔..

designation 부분을 PW 에서 NW 로 변경한 후  RXNWCAM1 VIA 를 추가한 후 NW 을&n..

designation부분을 PW로 바꾸고 lvs는 통과 되었는데, 해당 저항소자 body부분에 PW를 깔..

안녕하세요. 10월31일~11월1일 고려대에서 " 아날로그 회로 시스템 설계 및 실습"&..

안녕하세요, 고려대학교 IdeC 아카데미 담당자 안성수입니다.   안내 메일 드..

KAIST 전기 설비 정기 검사로 인해 2024년 11월 3일 정전이 예정 되어있습니다. 이로 인..

안녕하세요,  IdeC 이종행입니다.   다른 불가한 이유가 아니면 ERC error ..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

안녕하세요. IdeC 조인신입니다.     tool 을 실행하기 전에 sourcing 하..

안녕하세요,  IdeC 이종행입니다. 보내주신 메일의 B/VSS 영역은 HVPWELL으로 정상..

[Siemens EDA] 3DIC Packaging Floorplanning 및 Routing을 위한 Xpedition Substrate In..

안녕하세요?    관련하여 메일로 답변드렸습니다.    감사합니..

dec.or.kr     [박근태]님의 글 ========================================..

dec.or.kr     [박근태]님의 글 ========================================..

dec.or.kr     [박근태]님의 글 ========================================..

안녕하세요 경북대IdeC입니다. 아직 2025년 강의계획이 나오지 않았습니다. 2025년 3..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요. 전기 설비 안전 진단으로, KAIST 전체 건물 정전이 예정 되어 아래와 같이..

IC design Education Center(IdeC)   [홍보-채용] 한국외국어대..

dex.jsp)   ▶ S분과 Chip design Contest(CDC) 접수 일정 ..

design and software security. If you share our passion for innovation, we want to m..

한국전기전자학회   첨부파일 : OCIF 워크숍(10.16.)..

 [채용]반도체설계교육센터(IdeC) 연구직 채용(기간제, 본원 근무)(11.17(금) 12:00..

dec.or.kr)              ▶ 참여 취소시 패널..

안녕하세요, 광운대 IdeC 캠퍼스입니다.    캠퍼스 실습실의 수용인원 제한..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외&nbs..

안녕하세요 경북대 IdeC입니다. 의견 참고하겠습니다. 감사합니다.     ..