
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1741 |
[Synopsys Design Complier 에러 관련 문의]
ffb8ed40842348ffb0f8b+36SNPSee_f1ee00d2049be34bc9fa2aabd0709c661b77ea09a2cd7785+308.. |
윤성웅 | 24.10.23 | 28 |
| 1740 |
[답변] [Synopsys Design Complier 에러 관련 문의]
ffb8ed40842348ffb0f8b+36SNPSee_f1ee00d2049be34bc9fa2aabd0709c661b77ea09a2cd7785+308.. |
김연태 | 24.10.23 | 55 |
| 1739 |
[SS28 -2402] Performance Issue – SS28 Server Running Slowly
ffecting Virtuoso opening, Schematic and simulation running. Details: Iss.. |
이종욱 | 24.10.22 | 35 |
| 1738 |
[답변] [SS28 -2402] Performance Issue – SS28 Server Running Slowly
ffic, and there are no abnormalities. However, it is difficult for us to verify if .. |
김연태 | 24.10.22 | 33 |
| 1737 |
[SS28-2402] Analog & Digital TOP PAD design
fferent name such as create_net -power VDD1create_net -ground VSS1create_net -powe.. |
TRAN SANG | 24.10.16 | 88 |
| 1736 |
[답변] [SS28-2402] Analog & Digital TOP PAD design
fferent name such as create_net -power VDD1create_net -ground VSS1create_net -powe.. |
김연태 | 24.10.18 | 116 |
| 1735 |
[답변] [SB130-2401] DRC waive 관련 문의드립니다.
안녕하세요, IDEC이종행입니다. (1) Guard-ring을 각각 layer으로 그릴 .. |
이종행 | 24.10.15 | 130 |
| 1734 |
[부산대] [ 캠퍼스][답변] 파워반도체 기술 동향 및 핵심 기술의 이해
ff 정성현 mylovegojsh@pusan.ac.kr [권수연]님의 글 =================.. |
부산대학교아카데미 | 24.10.14 | 26 |
| 1733 |
[SB130-2401] 다른연구실 학생 설계자 추가 관련 문의
안녕하세요.SB130 공정에 참여하는 숙명여자대학교 정준원 교수님 소속 석사과정 송예슬.. |
송예슬 | 24.10.10 | 52 |
| 1732 |
[답변] [SB130-2401] 질문드립니다.
ff전압은 7~8V 측정 됩니다. Zener와 Cap을 병렬로 사용시에 내압은 원하는 소자.. |
이종행 | 24.10.08 | 80 |
| 1731 |
Pcell Layout Error 관련하여 질문 드립니다.
안녕하세요. 연세대학교 임현학 입니다. 특정 pcell layout error에 대해서 문의드리고 .. |
임현학 | 24.10.04 | 55 |
| 1730 |
[답변] Pcell Layout Error 관련하여 질문 드립니다.
안녕하세요. IDEC 조인신입니다. 삼성 28nm 공정을 사용하고 있는 것.. |
조인신 | 24.10.04 | 106 |
| 1729 |
Cadence INNOVUS 관련 문의드립니다.
안녕하세요 홍익대학교 김영민 교수님 연구실 학부생 양승록입니다. C.. |
양승록 | 24.09.29 | 29 |
| 1728 |
[답변] Cadence INNOVUS 관련 문의드립니다.
1. LEF physical 정보가 존재하지 않음 해당 부분은 warning 으.. |
김연태 | 24.09.30 | 11 |
| 1727 |
[답변] Cadence INNOVUS 관련 문의드립니다.
안녕하세요 답변주셔서 감사드립니다. 1. 확인했습니다. 감.. |
양승록 | 24.09.30 | 6 |
| 1726 |
[답변] Cadence INNOVUS 관련 문의드립니다.
cell 딜레이 정보는 .lib 파일로 제공됩니다. synopsys dc .. |
김연태 | 24.09.30 | 30 |
| 1725 |
[답변] Calibre 환경설정 이후 에러 관련
fferent applications. The relevant bind key definitions files must be loaded if yo.. |
최예진 | 24.09.25 | 46 |
| 1724 |
[답변] Calibre 환경설정 이후 에러 관련
fferent applications. The relevant bind key definitions files must be loaded if yo.. |
조인신 | 24.09.26 | 72 |
| 1723 |
[답변] cadence virtuoso 환경설정및 실행 질문
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
조인신 | 24.09.20 | 34 |
| 1722 |
[답변] cadence virtuoso 환경설정및 실행 질문
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
양지민 | 24.09.20 | 14 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
A Rectifier for RF Energy Harvesting System
fficiency of the rectifier as well as enable longer power transfer. Even though the.. |
김철우 | 14.09.20 | 5 |
| 공지사항 |
2015년 정기 EDA Tool 수요조사 배분수량 공지 안내
IC Design Education Center(IDEC) &nbs.. |
석은주 | 15.02.24 | 15825 |
| 참여교수 성과 - 논문 |
An Efficient Check Node Operation Circuit for Min-Sum Based LDPC Dec..
|
정기석 | 14.09.03 | 34 |
| 참여교수 성과 - IP |
Digitally controlled DC-DC buck converter with bang-bang control
fficiency. The converter includes a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & d.. |
김철우 | 14.09.20 | 9 |
| 참여교수 성과 - IP |
Self-Powered 30μW to 10mW Piezoelectric Energy Harvesting System wit..
ffectively, the harvesting systems need a highly efficient AC-DC converter and a DC.. |
김철우 | 14.09.20 | 15 |
| 공지사항 |
2015년도 IDEC 캠퍼스 선정 공고
 .. |
김은주 | 15.01.27 | 16695 |
| 참여교수 성과 - IP |
18Gb/s transmitter
fficult to apply pre-emphasis tap drivers in this structure. Therefore the detectio.. |
김철우 | 14.09.20 | 20 |
| 참여교수 성과 - 논문 |
A low power programmable high gain time difference amplifier with re..
|
이민재 | 14.09.03 | 41 |
| 참여교수 성과 - 논문 |
Asymmetric monotonic switching scheme for energy-efficient SAR ADCs
|
이민재 | 14.09.03 | 31 |
| 참여교수 성과 - IP |
2.7GHz Sub-sampling phase locked loop
ffect to loop filter due to deadzone, so only core loop operates. The core loop pha.. |
김철우 | 14.09.20 | 19 |
| 공지사항 |
2015년 정기 EDA Tool 수요조사 (마감 2014.11.19(수))
IC Design Education Center(IDEC) .. |
석은주 | 14.11.04 | 17084 |
| 참여교수 성과 - IP |
13.75GS/s ffT/IffT processor
13.75GS/s ffT/IffT processor |
선우명훈 | 14.09.19 | 40 |
| 참여교수 성과 - 논문 |
Arbitration and Shuffling Algorithm for Processing Multiple Commands..
|
이찬호 | 14.09.02 | 15 |
| 공지사항 |
2015년 IDEC MPW 진행 공정 관련 안내
IC Design Education Center(IDEC) .. |
관리자 | 14.10.30 | 17148 |
| 참여교수 성과 - 논문 |
A Fully Integrated EPC Gen-2 UHF-Band Passive Tag IC Using an Effici..
|
이종욱 | 14.09.02 | 10 |
| 공지사항 |
제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..
IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest.. |
구재희 | 14.10.20 | 26913 |
| 공지사항 |
[채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)
KAIST IDEC 행정원 채용 공고(신입/경력) 반도체설계교육센터(.. |
석은주 | 14.09.16 | 19129 |
| 참여교수 성과 - 논문 |
BAGC: Buffer-Aware Garbage Collection for Flash-Based Storage Systems
|
김지홍 | 14.09.02 | 17 |
| 공지사항 |
2016년 WG 신청 안내
IC Design Education Center(IDEC) .. |
김은주 | 14.08.27 | 17171 |
| 공지사항 |
2014년 신규 EDA Tool 도입요청 수요조사 (신청마감 : 2014.08.29(금))
 .. |
석은주 | 14.08.18 | 17145 |


