Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
57 [IDEC 제작강좌] Timing Sign off를 위한 Star-RC/PrimeTime사용법 박규란/석사과정/한양대학교 2024.11.15
56 [IDEC 제작강좌] Innovus를 이용한 Place and Route 박규란/석사과정/한양대학교 2024.11.15
55 (2024) 반도체 소자 이윤종 교수(KAIST) 2024.05.07
54 (2023) XMODEL을 활용한 고속인터페이스 모델링 및 시뮬레이션 김재하 교수(서울대) 2023.03.27
53 신호 및 전력 무결성 (Signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. 김영우/교수/세종대 2023.03.17
52 Low-Dropout (LDO) Regulator 회로설계 김현식/교수/KAIST 2023.03.17
51 아날로그 증폭기의 동적 오프셋 제거 기법 및 실습 고형호/교수/충남대학교 2023.01.06
50 차세대 IoT 시스템 통신을 위한 5G sub 6Ghz 및 mmWave용 PLL 설계 유상선 교수 2020.12.03
49 최신 저잡음 연산증폭기 설계기술 및 실습 고형호/교수/충남대학교 2020.09.21
48 파워반도체 소자 핵심이론 강혜민/박사/Cambridge University 2019.12.19
47 DC-DC Converter 설계 노정진/교수/한양대 2019.10.25
46 저전력 IoT용 센서 신호 처리 회로 고형호/교수/충남대학교 2019.09.25
45 Deep Learning: TensorFlow, Caffe, Darknet and Tiny-DNN 기안도/대표이사/퓨쳐디자인시스템 2019.02.21
44 (S-MOOC) 반도체소자 신뢰성 김성준/조교수/충북대학교 2019.01.08
43 아날로그 집적회로 설계 박영철/교수/한국외국어대학교 2018.10.30
42 Verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
41 구글 텐서플로우로 배우는 필수 딥러닝 알고리즘 임성규 Professor Georgia Institute of Technology 2018.10.01
40 Arduino 프로그래밍 및 하드웨어 기초 권재원 개발팀장 (주)민트세이지 2018.09.18
39 Blue Pearl Software Seminar 2018.09.05
38 [2018-IDEC 연구원 교육] 칩 테스트 교육 선혜승 연구원(IDEC) 2018.08.17
37 (2018)Xilinx ISE를 활용한 FPGA 설계 실습 김민석 책임 (주)리버트론 2018.05.28
36 OpenCL: Machine Learning과 Deep Learning을 위한 FPGA 활용 하드웨어 가속 기안도 대표이사 ((주)퓨쳐디자인시스템) 2018.04.05
35 Arduino 프로그래밍 및 하드웨어 기초 권재원 개발팀장 (주)민트세이지 2018.03.08
34 Designing with Quartus II Software: Basic Course 이재철 부장 (AXIOS) 2018.03.06
33 (2018)[IDEC 연구원 교육] Full-Custom 설계 Flow 교육 조인신/연구원/IDEC 2018.03.05
32 FPGA-based Hardware-Acceleration for Machine-Learning/Deep-Learning 기안도 박사(퓨쳐디자인시스템) 2017.09.11
31 [IDEC 연구원 교육]리눅스 기초 및 설계환경 구축 자동화 문관식 연구원(IDEC) 2017.05.11
30 AMIQ사 DVT(Design Verification Tool) Feature Training 김천성 대리(Incusolution) 2017.04.25
29 Vivado를 활용한 Xilinx FPGA 설계 실습 김민석 팀장(리버트론) 2017.04.24
28 FPGA를 이용한 디지털 신호처리용 SoC 설계 박성정 교수(건국대) 2017.02.28
27 오픈소스 HW 플랫폼 라즈베리파이 이용진 강사(엣지아이랩) 2017.02.17
26 자율주행차량을 위한 V2X통신 및 주행환경 인지시스템 한동석 교수 경북대학교 2017.02.08
25 (2017)[IDEC 연구원 교육] IDEC MPW 설계를 위한 교육 선혜승/연구원/IDEC 2017.01.23
24 (2017)[IDEC 연구원 교육] Full-Custom 설계 Flow 교육 조인신/연구원/IDEC 2017.01.23
23 센싱네트워크 기반 사물인터넷 설계 실습과정 김봉조/강사/(주)휴인스 2017.01.23
22 아두이노 첫걸음 윤필립 대표(주식회사 촉) 2017.01.10
21 Xilinx ISE 기반의 FPGA 동작 실습 김민석 팀장 리버트론 2016.12.16
20 Mobile transceiver RFIC 설계 문현원 교수 대구대학교 2016.12.16
19 고성능 TI SAR ADC설계를 위한 이론 및 실습 홍혁기 박사(전자정보연구소) 2016.07.27
18 (2016)[IDEC 연구원 강의]Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2016.05.30
17 (2016)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2016.04.06
16 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
15 아날로그 IC 설계 및 Layout 강좌 변영재 교수(UNIST) 2016.03.14
14 (2015) 무선전력 전송용 송수신 시스템 및 회로 설계 이강윤 교수(성균관대) 2015.11.23
13 (2014) ESD 보호회로 기술 구용서 교수 (단국대학교) 2015.11.23
12 (2014) CMOS 아날로그 집적회로 실무를 위한 이론 및 실습 Ⅱ 부영건 책임연구(Hivics) 2015.11.23
11 (2014) CMOS 아날로그 집적회로 실무를 위한 이론 및 실습 I 부영건 책임연구(Hivics) 2015.11.23
10 (2015) SoC 설계 기초 및 저전력 설계 기법 김영민 조교수(광운대학교) 2015.11.23
9 디지털 신호처리를 위한 고성능 SoC설계 박성정 교수 건국대학교 2015.11.10
8 리눅스 개발 환경 이해 송상우/대표/크리시스 2015.10.29
7 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
6 (2015)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2015.10.02
5 아나로그 IC 설계 변영재 교수(울산과학기술대학교) 2015.03.17
4 (2015)[IDEC 연구원 강의] Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2015.01.28
3 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
2 [IDEC 연구원 강의] Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2014.01.23
1 (2013) [IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2013.10.24
교육자료
  제목 작성자 작성일 조회
1 MWOffICE 를 이용한 설계 기초/실습 구재희 02.01.15 187
질문/답변
  제목 작성자 작성일 조회
1627 [답변] DB 180 공정 IBG 소자 및 ISO RING 관련 문의드립니다.

pch_svt_ibg_iso_nbl_5p0v 소자를 layout 에 놓은 후  properties 의 parameter 탭..

조인신 24.07.10 12
1626 [답변] DB 180 공정 IBG 소자 및 ISO RING 관련 문의드립니다.

안녕하세요. IDEC이종행입니다. PDK cell 제공외에 추가 layer으로 SDPW추가 된 것으로 ..

이종행 24.07.10 15
1625 [답변] DB 180 공정 IBG 소자 및 ISO RING 관련 문의드립니다.

 말씀하신 추가 layer가 ISO와 SDNW 사이 SDPW layer를 말씀하는 것 맞나요?  ..

안희찬 24.07.10 14
1624 [답변] DB 180 공정 IBG 소자 및 ISO RING 관련 문의드립니다.

  안녕하세요. Sub으로 ISO와 SDNW 사이 SDPW layer 적용은 문제가 없어 보입니다..

이종행 24.07.10 33
1623 [답변] 과제 사사 문구 관련 문의

 안녕하세요 IDEC 김별님입니다.   IDEC 홈페이지 상단-참여교수-성과:논문..

김별님 24.07.04 107
1622 [답변] 시놉시스 SentaurusTCAD Thermal Boundary 잡는 방법 문의드립니다.

ffusion model 과 thermodynamic model을 둘다 쓰던데, 이런건 어떻게 해야하는지도 궁금..

정재희 24.07.04 35
1621 [답변] 시놉시스 SentaurusTCAD Thermal Boundary 잡는 방법 문의드립니다.

ffusion model 과 thermodynamic model을 둘다 쓰던데, 이런건 어떻게 해야하는지도 궁금..

정재희 24.07.05 46
1620 [답변] Warning - Stamping conflict in SCONNECT

fferent, please attach a detailed explanation.   [이종욱]님의 글 ===========..

조인신 24.07.01 96
1619 "DB하이텍 180nm BCDMOS" - Having Layout LVS error in the Pin Connection(outlin..

Hello,   Hope you are doing well. I want to inform about one problem I am fa..

ISLAM MD TURIQUL 24.06.28 40
1618 [답변]

Dear,    When performing LVS, simply connect VSS net and sealring. Alt..

조인신 24.07.01 22
1617 [답변]

   Hello,Thanks so much for your Reply. It works.After LVS lest should I..

ISLAM MD TURIQUL 24.07.01 9
1616 [답변]

Hello,   It is recommended to remove.   Thanks,  Cho.  &n..

조인신 24.07.01 25
1615 [답변] ss28nm DRC 관련 문의

fferent nets >=1 이거는 diffetent net이 1이상이 되어야 한다는 건가요??   ..

김현준 24.06.25 40
1614 [답변] ss28nm DRC 관련 문의

fferent nets >=1 이거는 diffetent net이 1이상이 되어야 한다는 건가요??   ..

조인신 24.06.26 133
1613 [답변] DB 180nm 공정 LVS(ERC에러) 문의드립니다.

안녕하세요. 추가적으로 질문이 있어 다시 답변을 남겨드립니다.   스캐매틱에 ..

김연홍 24.06.24 16
1612 [답변] DB 180nm 공정 LVS(ERC에러) 문의드립니다.

안녕하세요. IDEC 조인신입니다.     pch 의 body(Nwell) 가 Power 가 아..

조인신 24.06.24 51
1611 SF28-2401회 mc synthesis 관련

ffp_sigcmin_0p880v_0p880v_0p000v_0p000v_0p000v_125c.db 다음 3가지 파일을 만든 후에..

황영준 24.06.21 91
1610 Question Regarding the "3Rg_min" DRC Error in BCD180nm MPW

Hello, I am a student of Professor Jong-Wook Lee from Kyung Hee University. I am e..

이종욱 24.06.20 28
1609 [답변] Question Regarding the

Dear,   Density errors cannot be waived. It must be resolved.   ..

조인신 24.06.21 22
1608 Cadence Virtuoso 관련 문의드립니다

ff를 하는지에 대한 수식/코드 구성을 보고자 하는데, 볼 수 있는 방법이 있는지 궁금합..

박채빈 24.06.18 35
1 ◀ 21 22 23 24 25 26 27 28 29 30 ▶ 107
자료실
  제목 작성자 작성일 조회
14 Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)

fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op..

관리자 25.03.20 1853
13 Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

관리자 21.04.30 8239
12 (Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

석은주 20.06.24 2427
11 Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

관리자 16.03.22 16796
10 e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도

ffects, electromigration, ESD) 키워드 : 수율

구재희 04.12.30 1044
9 e2l-디지털시스템-논리회로 설계 및 실험

ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as..

구재희 05.01.05 1087
8 e2l-아날로그 회로-Differential Amplifier

fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE

구재희 05.09.07 1059
7 e2l-아날로그 회로-전자회로

fferential circuit, feedback, frequency response

구재희 05.01.11 980
6 e2l-아날로그 회로-Differential Amplifier

fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항..

구재희 04.12.30 1090
5 e2l-접적회로-CAD algorithms: design verification of VLSI systems

ffect, Timing verification, Power integrity, Signal integrity

구재희 05.09.07 754
4 e2l-접적회로-VLSI 설계

ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로..

구재희 05.01.05 1031
3 e2l-접적회로-Full-custom Digital IC 설계 과정과 검증

ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●..

구재희 04.12.30 1322
2 e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습

ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 ..

구재희 04.12.30 897
1 e2l-접적회로-CAD algorithms: design verification of VLSI systems

ffect, Timing verification, Power integrity, Signal integrity

구재희 04.12.30 831
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 A Simplified Rectification Method for Efficient Hardware Implementat..

문병인 16.10.09 17
참여교수 성과 - 논문 High-efficiency low-noise pulse-width modulation DC-DC buck converte..

이승훈 16.10.07 5
참여교수 성과 - 논문 Variability study of Si nanowire FETs with different junction gradie..

백창기 16.10.07 7
참여교수 성과 - 논문 Effects of single grain boundary and random interface traps on elect..

백창기 16.10.07 4
참여교수 성과 - 논문 Silicon-Nanowire Field-Effect Transistors on a Flexible Substrate Us..

조동일 16.10.05 3
참여교수 성과 - 논문 Fully Integrated Low-Noise Readout Circuit with Automatic Offset Can..

조동일 16.10.05 6
참여교수 성과 - 논문 Impact of gate dielectric constant variation on tunnel field-effect ..

최우영 16.10.04 15
참여교수 성과 - 논문 Subthreshold-swing-adjustable tunneling-field-effect-transistor-base..

최우영 16.10.04 8
참여교수 성과 - 논문 Effect of Hydrogen Annealing on Contact Resistance Reduction of Meta..

유현용 16.10.03 16
참여교수 성과 - 논문 Effect of Metal Nitride on Contact Resistivity of Metal-Interlayer-G..

유현용 16.10.03 6
참여교수 성과 - 논문 Effect of Metal Nitride on Contact Resistivity of Metal-Interlayer-G..

신창환 16.10.02 10
참여교수 성과 - 논문 Effect of Hydrogen Annealing on Contact Resistance Reduction of Meta..

신창환 16.10.02 7
참여교수 성과 - 논문 Negative Capacitance Field Effect Transistor With Hysteresis-Free Su..

신창환 16.10.02 5
참여교수 성과 - 논문 A compact effective-current model for power performance analysis on ..

신창환 16.10.02 12
참여교수 성과 - 논문 Impact of Trap Position on Random Telegraph Noise in a 70-? Nanowire..

신창환 16.10.02 9
참여교수 성과 - 논문 Enhancement of sensitivity using double cascaded triangular ring res..

최영완 16.09.30 1
참여교수 성과 - 논문 Effects of Work-function Variation on Analog Figures-of-merits of In..

이정수 16.09.30 11
참여교수 성과 - 논문 Vernier effect를 이용한 silicon-on-insulator 기반의 삼각형 링 공진기..

최영완 16.09.30 1
참여교수 성과 - 논문 Enhancement of effective quality-factor using asymmetric Mach-Zehnde..

최영완 16.09.30 0
참여교수 성과 - 논문 Effects of single grain boundary and random interface traps on elect..

이정수 16.09.29 13
1 ◀ 101 102 103 104 105 106 107 108 109 110 ▶ 134