
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1421 |
[답변] XA is not properly installed.
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
조인신 | 23.11.03 | 23 |
| 1420 |
assura DRC 관련 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함.. |
이동훈 | 23.10.26 | 47 |
| 1419 |
[답변] assura DRC 관련 문의
안녕하세요. IDEC 조인신입니다. layout 이 확인되지 않아 정확한 원인 파악은.. |
조인신 | 23.10.27 | 75 |
| 1418 |
[답변] SF28-2301회차 FD-SOI 공정 spectre 사용 시뮬레이션 관련
ffer/layout' at: (/home1/mpw8401/pdk_analog/CADENCE_ENV/MERGED_DB_231020V00/BAS_Buf.. |
이동현 | 23.11.07 | 40 |
| 1417 |
[답변] PRAM, ECRAM 예제
안녕하세요! IDEC 정재희입니다. 문의하신 사항에 대해 아래와 같이 답변 전달.. |
정재희 | 23.10.26 | 13 |
| 1416 |
tcad finfet 예제 오류
ffuse부분에서 오류가 나는 것 같습니다. if { $DoStrain } {###--------------.. |
권정 | 23.10.05 | 51 |
| 1415 |
[답변] tcad finfet 예제 오류
ffuse부분에서 오류가 나는 것 같습니다. if { $DoStrain } {###--------------.. |
조인신 | 23.10.05 | 14 |
| 1414 |
[답변] tcad finfet 예제 오류
ffuse부분에서 오류가 나는 것 같습니다. if { $DoStrain } {###--------------.. |
권정 | 23.10.05 | 13 |
| 1413 |
[답변] tcad finfet 예제 오류
ffuse부분에서 오류가 나는 것 같습니다. if { $DoStrain } {###--------------.. |
조인신 | 23.10.05 | 15 |
| 1412 |
[답변] tcad finfet 예제 오류
ffuse부분에서 오류가 나는 것 같습니다. if { $DoStrain } {###--------------.. |
권정 | 23.10.05 | 5 |
| 1411 |
[답변] tcad finfet 예제 오류
ffuse부분에서 오류가 나는 것 같습니다. if { $DoStrain } {###--------------.. |
조인신 | 23.10.06 | 24 |
| 1410 |
[답변] sentaurus a-IGZO TFT simulation 질문 드립니다.
ffective mass는 온도에 대한 dependency 계산에 따라 fo.. |
정재희 | 23.10.12 | 122 |
| 1409 |
[답변] Sentaurus TCAD 산소 함량 질문입니다.
ffusion(Particle1(Frequency=1e10 Ea=0.4 Dipole=-2e-7)) &nb.. |
정재희 | 23.10.12 | 52 |
| 1408 |
[답변] 학부 정규 수업용 EDA Tool 서버정보 업데이트 (IP주소 추가)
ffic 현황을 모니터링 하기 위함이었습니다. 추가 질의사항 있으시면 사.. |
정재희 | 23.09.19 | 32 |
| 1407 |
Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
이동영 | 23.09.18 | 61 |
| 1406 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
이동영 | 23.09.18 | 31 |
| 1405 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
김연태 | 23.09.18 | 10 |
| 1404 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
이동영 | 23.09.18 | 10 |
| 1403 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
김연태 | 23.09.18 | 26 |
| 1402 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
이동영 | 23.09.20 | 13 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


