
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1401 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
김연태 | 23.09.20 | 10 |
| 1400 |
[답변] Primelib 질문드립니다.
ffer이 생성되어 인버터의 입력이 1인 경우 0이 출력되지 않고 High-Z가 출력이 됩니다. .. |
이동영 | 23.09.21 | 76 |
| 1399 |
DB180 공정 Corner Sim (adexl) 관련 문의
fff,sss,fst... 등의 9 process corner 를 한번에 simulation 하여 plot하고싶은데, &nb.. |
정지호 | 23.09.11 | 30 |
| 1398 |
[답변] DB180 공정 Corner Sim (adexl) 관련 문의
fff,sss,fst... 등의 9 process corner 를 한번에 simulation 하여 plot하고싶은데, &nb.. |
조인신 | 23.09.12 | 28 |
| 1397 |
VOD 강좌 내용 문의
안녕하세요 VOD강좌 중에서 "Verilog HDL 이론 및 응용" 강의를 결제하고 시청.. |
이성희 | 23.09.03 | 23 |
| 1396 |
[ 캠퍼스][답변] VOD 강좌 내용 문의
안녕하세요, 광운대 IDEC 캠퍼스입니다. 확인해 보니 해당강좌는 2018년.. |
박수견 | 23.09.05 | 24 |
| 1395 |
Virtuoso 실행 관련 문의드립니다.
fflush+43()0x7fc6f2c10a0e0x7fc6f2c0aa00libc.so.6:__run_exit_handlers+217()libc.so.6.. |
김주환 | 23.08.29 | 63 |
| 1394 |
[답변] Virtuoso 실행 관련 문의드립니다.
fflush+43()0x7fc6f2c10a0e0x7fc6f2c0aa00libc.so.6:__run_exit_handlers+217()libc.so.6.. |
조인신 | 23.08.30 | 40 |
| 1393 |
[답변] Virtuoso 실행 관련 문의드립니다.
fflush+43()0x7fc6f2c10a0e0x7fc6f2c0aa00libc.so.6:__run_exit_handlers+217()libc.so.6.. |
김주환 | 23.08.30 | 21 |
| 1392 |
[답변] Virtuoso 실행 관련 문의드립니다.
fflush+43()0x7fc6f2c10a0e0x7fc6f2c0aa00libc.so.6:__run_exit_handlers+217()libc.so.6.. |
선혜승 | 23.08.30 | 26 |
| 1391 |
[답변] Virtuoso 실행 관련 문의드립니다.
fflush+43()0x7fc6f2c10a0e0x7fc6f2c0aa00libc.so.6:__run_exit_handlers+217()libc.so.6.. |
김주환 | 23.09.01 | 93 |
| 1390 |
[답변] IO cell 및 PAD 관련 문의 드립니다
답변 감사드립니다. 말씀해주신 부분 중에서 궁금한 점이 있어 다시 질문 드립니다. &n.. |
이원빈 | 23.08.29 | 13 |
| 1389 |
[답변] IO cell 및 PAD 관련 문의 드립니다
IDEC 선혜승입니다 --> 여기서, RTO와 SNS에 전압(VDD)를 인.. |
선혜승 | 23.08.29 | 117 |
| 1388 |
TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
류승민 | 23.08.24 | 77 |
| 1387 |
[답변] TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
조인신 | 23.08.28 | 22 |
| 1386 |
[답변] TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
류승민 | 23.08.28 | 3 |
| 1385 |
[답변] TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
조인신 | 23.08.28 | 14 |
| 1384 |
[답변] TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
류승민 | 23.09.01 | 26 |
| 1383 |
[답변] TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
조인신 | 23.09.04 | 15 |
| 1382 |
[답변] TCAD 데몬툴 실행오류 문의
ffset-2D_all Noffset-3D_all15:46:08 (snpslmd) OptimISE-DOE_all OptimISE-Iterative_a.. |
류승민 | 23.09.04 | 119 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


