통합검색

안녕하세요. IDEC 조인신입니다.     LU.c 문제는 body 가 영향을 줄 수 ..

 안녕하세요. 혹시 한가지만 더 질문 드리면, vncap_b와 vncap_2t를 schematic에서..

CAP2PORT 는 Marking layer for 2-port VNCAP 으로 LVS 시에만 필요한 layer 입니다. 별..

   죄송한데 한가지만 더 질문 드리면, 사진에서 vncap에 동그라미 친부분은..

해당 단자는 body 로 ground 로 연결하면 됩니다.    [장진엽]님의 글 =====..

   죄송합니다만, 질문을 하나 더 드리고 싶은데요   vncap_b 에서 pa..

해당 내용은 PDK내에 있는 문서에 포함되어 있습니다. model guide 또는 cds guide 파일..

안녕하세요 홍익대학교 김종선교수님 연구실 석사 이용승입니다. 이번 DB2301 MPW 참여 ..

안녕하세요. IDEC 조인신입니다.   사용하고 있는 calibre 버전이 무엇인지 확인..

 감사합니다. 현재 사용하고 있는 Calibre 버전은 2014.3_16.15 버전을 사용하고 ..

해당 소자들이 schematic 에 없다는 메시지인데 layout 에서 PEX 후 추출된 소자들이기 ..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso  EDA..

안녕하세요. IDEC 조인신입니다.   우선 192 로 시작하는 IP 는 가상 IP 로 IDEC..

ff, ss, mis 에서 원하는 것을 선택할 수도 있습니다. 선택하는대로 model library 의 s..

ffer_VDD등 ) 그냥 한 군데에다가 VDD를 설정을 해도 되는 건가요? 예시로   ## ..

ffer_VDD 이 모두 1.1V VDD 라면  VDD 로만 하고 VDD 를 schematic 과 layout 에서..

ffer_VDD 이 모두 1.1V VDD 라면  VDD 로만 하고 VDD 를 schematic 과 layout 에서..

fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

ffects, electromigration, ESD) 키워드 : 수율

ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as..

fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE

fferential circuit, feedback, frequency response

fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항..

ffect, Timing verification, Power integrity, Signal integrity

ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로..

ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●..

ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 ..

ffect, Timing verification, Power integrity, Signal integrity

(재) 스마트 IT 융합 시스템 연구단 http://www.ciss.re.kr/  [연구교수..

fferential input (1.2VP-P) - On-chip current and voltage references - Low power a..

fficiency of maximum 90% and a high output power of 18W, minimizing the noise due t..

fferential input (2VP-P) - SHA-free input network with timing circuit - On-chip c..

ffusion, ThinFilm, C&C)에 대한 문제점 해결 기술 지원 - 신기술/신장비에 대한 JD/Dem..

KAIST IDEC에서는 방문강좌를 통해 산업체 맞춤형 인재 교육 프로그램을 실시하고 있습니..

fferential input (1.0VP-P) - On-chip current and voltage references Foundry : Sa..

fferential amplifier, crystal oscillator 등의 부품) 2. 고해상도 ADC를 위해 고려..

fferential input (1.6VP-P) - On-chip current and voltage references - On-chip int..

fferential amplifier, crystal oscillator 등의 부품) 2. 고해상도 ADC를 위해 고려..

fferential or single-ended input (1.2VP-P, VCM=1.6V) - On-chip current and voltage..

fficiency : 2014SG12b10MSps011_R3 SAR ADC for High-Power Efficiency" 서강대학교 산..

2014년 IDEC 본센터 교육 일정 안내 드립니다.    * 2014년 IDEC 교..

(주)이미지스테크놀로지 병역특례 전문연구요원을 아래와 같이 모집합니다. &nbs..