
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1341 |
[답변] Cadence DRC관련 질문드립니다
안녕하세요. IDEC 조인신입니다. LU.c 문제는 body 가 영향을 줄 수 .. |
조인신 | 23.07.03 | 62 |
| 1340 |
[답변] 28nm MPW 소자 spec 관련 문의드립니다.
안녕하세요. 혹시 한가지만 더 질문 드리면, vncap_b와 vncap_2t를 schematic에서.. |
장진엽 | 23.06.29 | 20 |
| 1339 |
[답변] 28nm MPW 소자 spec 관련 문의드립니다.
CAP2PORT 는 Marking layer for 2-port VNCAP 으로 LVS 시에만 필요한 layer 입니다. 별.. |
조인신 | 23.06.29 | 8 |
| 1338 |
[답변] 28nm MPW 소자 spec 관련 문의드립니다.
죄송한데 한가지만 더 질문 드리면, 사진에서 vncap에 동그라미 친부분은.. |
장진엽 | 23.06.30 | 24 |
| 1337 |
[답변] 28nm MPW 소자 spec 관련 문의드립니다.
해당 단자는 body 로 ground 로 연결하면 됩니다. [장진엽]님의 글 =====.. |
조인신 | 23.06.30 | 12 |
| 1336 |
[답변] 28nm MPW 소자 spec 관련 문의드립니다.
죄송합니다만, 질문을 하나 더 드리고 싶은데요 vncap_b 에서 pa.. |
장진엽 | 23.06.30 | 6 |
| 1335 |
[답변] 28nm MPW 소자 spec 관련 문의드립니다.
해당 내용은 PDK내에 있는 문서에 포함되어 있습니다. model guide 또는 cds guide 파일.. |
조인신 | 23.06.30 | 86 |
| 1334 |
db2301 Post simulation 질문
안녕하세요 홍익대학교 김종선교수님 연구실 석사 이용승입니다. 이번 DB2301 MPW 참여 .. |
이용승 | 23.06.22 | 41 |
| 1333 |
[답변] db2301 Post simulation 질문
안녕하세요. IDEC 조인신입니다. 사용하고 있는 calibre 버전이 무엇인지 확인.. |
조인신 | 23.06.22 | 28 |
| 1332 |
[답변] db2301 Post simulation 질문
감사합니다. 현재 사용하고 있는 Calibre 버전은 2014.3_16.15 버전을 사용하고 .. |
이용승 | 23.06.23 | 5 |
| 1331 |
[답변] db2301 Post simulation 질문
해당 소자들이 schematic 에 없다는 메시지인데 layout 에서 PEX 후 추출된 소자들이기 .. |
조인신 | 23.06.23 | 45 |
| 1330 |
[답변] TCAD yum install 오류 문의
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 23.06.15 | 23 |
| 1329 |
[답변] TCAD yum install 오류 문의
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
황현주 | 23.06.15 | 21 |
| 1328 |
[답변] TCAD yum install 오류 문의
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
조인신 | 23.06.19 | 24 |
| 1327 |
Cadence Virtuoso 실행 문제
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso EDA.. |
고두현 | 23.06.14 | 37 |
| 1326 |
[답변] Cadence Virtuoso 실행 문제
안녕하세요. IDEC 조인신입니다. 우선 192 로 시작하는 IP 는 가상 IP 로 IDEC.. |
조인신 | 23.06.14 | 44 |
| 1325 |
[답변] [DB180nm] Monte Carlo simulation 관련 질문드립니다.
ff, ss, mis 에서 원하는 것을 선택할 수도 있습니다. 선택하는대로 model library 의 s.. |
조인신 | 23.06.01 | 61 |
| 1324 |
[답변] DRC, LVS, PEX setting 질문입니다.
ffer_VDD등 ) 그냥 한 군데에다가 VDD를 설정을 해도 되는 건가요? 예시로 ## .. |
김현준 | 23.05.30 | 13 |
| 1323 |
[답변] DRC, LVS, PEX setting 질문입니다.
ffer_VDD 이 모두 1.1V VDD 라면 VDD 로만 하고 VDD 를 schematic 과 layout 에서.. |
조인신 | 23.05.30 | 16 |
| 1322 |
[답변] DRC, LVS, PEX setting 질문입니다.
ffer_VDD 이 모두 1.1V VDD 라면 VDD 로만 하고 VDD 를 schematic 과 layout 에서.. |
김현준 | 23.05.30 | 10 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


