
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1201 |
[답변] HSPICE
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
선혜승 | 22.07.06 | 42 |
| 1200 |
IC COMPILER 의 실행오류 관련질문드립니다
ffort level : MediumPOPT: Congestion removal : YesPOPT: Layer Optimization : YesPOP.. |
문준호 | 22.07.04 | 123 |
| 1199 |
[답변] IC COMPILER 의 실행오류 관련질문드립니다
ffort level : MediumPOPT: Congestion removal : YesPOPT: Layer Optimization : YesPOP.. |
선혜승 | 22.07.05 | 55 |
| 1198 |
[답변] IC COMPILER 의 실행오류 관련질문드립니다
ffort level : MediumPOPT: Congestion removal : YesPOPT: Layer Optimization : YesPOP.. |
문준호 | 22.07.05 | 29 |
| 1197 |
[답변] IC COMPILER 의 실행오류 관련질문드립니다
ffort level : MediumPOPT: Congestion removal : YesPOPT: Layer Optimization : YesPOP.. |
선혜승 | 22.07.05 | 156 |
| 1196 |
[답변] Extra Dummy layer in DB180
fficult to do steps 11-12, send me the dummy gds file. ( ischo@idec.or.kr ) Then .. |
조인신 | 22.07.03 | 50 |
| 1195 |
[답변] EDA Tool Virtuoso 설치 후 실행이 안되는 문제 문의드립니다.
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
박근태 | 22.07.04 | 11 |
| 1194 |
[답변] EDA Tool Virtuoso 설치 후 실행이 안되는 문제 문의드립니다.
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
조인신 | 22.07.05 | 15 |
| 1193 |
[답변] EDA Tool Virtuoso 설치 후 실행이 안되는 문제 문의드립니다.
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
박근태 | 22.07.05 | 127 |
| 1192 |
Calibre PEX이후 Primetime STA 관련 문의
ff하고 PEX를 진행하여 Primetime에 읽혀야 하는지가 궁금합니다. 감사합니다. .. |
우정민 | 22.06.21 | 37 |
| 1191 |
[답변] Calibre PEX이후 Primetime STA 관련 문의
ff하고 PEX를 진행하여 Primetime에 읽혀야 하는지가 궁금합니다. 감사합니다. .. |
선혜승 | 22.06.21 | 21 |
| 1190 |
[답변] Calibre PEX이후 Primetime STA 관련 문의
ff하고 PEX를 진행하여 Primetime에 읽혀야 하는지가 궁금합니다. 감사합니다. .. |
우정민 | 22.06.21 | 41 |
| 1189 |
Dummy layer full in DB180
ffrents from the photos in the file. 1- Please check the attached photos. Is.. |
Md Nazmul Haque | 22.06.20 | 36 |
| 1188 |
[답변] Dummy layer full in DB180
ffrents from the photos in the file. 1- Please check the attached photos. Is.. |
조인신 | 22.06.20 | 38 |
| 1187 |
SYNOPSYS Verdi 라이센스 관련 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Verdi EDA Tool 버전(SCL/LCU/MGL.. |
임기엽 | 22.06.17 | 75 |
| 1186 |
[답변] SYNOPSYS Verdi 라이센스 관련 문의
IDEC 선혜승입니다 스크립트에서 아래 내용은 빼주시기 바.. |
선혜승 | 22.06.17 | 38 |
| 1185 |
[답변] SYNOPSYS Verdi 라이센스 관련 문의
안녕하세요. 답변감사합니다. Verdi 설치 확인을 위해서 terminal에 바로.. |
임기엽 | 22.06.20 | 20 |
| 1184 |
[답변] SYNOPSYS Verdi 라이센스 관련 문의
IDEC 선혜승입니다 지금 삼성 공정을 하는 분이 .. |
선혜승 | 22.06.21 | 26 |
| 1183 |
[답변] SYNOPSYS Verdi 라이센스 관련 문의
안녕하세요. 답변감사드립니다. 현재 네트워크라이센스로 해당 서버에서 .. |
임기엽 | 22.06.21 | 14 |
| 1182 |
[답변] SYNOPSYS Verdi 라이센스 관련 문의
IDEC 선혜승입니다 1 페이지가 넘어가서 확인이 늦었습니.. |
선혜승 | 22.06.23 | 16 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


