통합검색

 송경석님 안녕하세요? IDEC 이경옥입니다. Scientific Analog사에서 보내주신 아..

ff의 경우 작동 범위가 200MHZ를 넘어갑니다.) 칩의 로직은 멈춘 상태로 clock만 동작하..

ffer 는  set dont use 명령으로 사용하지 않도록 하는 방법이 있습니다만 &nb..

ffer가 붙어 있는 상황인데 이것이 필요 없다는 건가요?     항상 친절..

ffer가 붙어 있는 상황인데 이것이 필요 없다는 건가요?     항상 친절..

ffer를 끼워 넣으면 되는 것 아닌가요?  하위 모듈에서 굳이 in, out delay를 주고 ..

ffer를 끼워 넣으면 되는 것 아닌가요?  하위 모듈에서 굳이 in, out delay를 주고 ..

환경설정 파일에 다음과 같이 PVS 관련 문장을 작성하였습니다. 하지만 virtuoso와 연동..

assura 와 혼용이 안됩니다. assura 나 PVS 중 하나만 있어야 합니다.   se..

다음과 같이 수정하였는데도 계속 Assura가 뜹니다. 설치가 잘못된것일까요..??  ..

virtuoso 를 실행하는 터미널에 assura 가 이미 설정되어 있어서 발생하는 현상을 보입니..

 터미널 창을 새로 열어 다시 sourcing 후 virtuoso를 실행하였는데 Quantus 메뉴는..

환경 설정 파일에 Assura 에 대한 내용이 아직 있는 것으로 확인됩니다. 파일의 내..

Assura에 관한 메뉴는 없어진 것을 확인하였습니다. 하지만 PVS에 관한 메뉴가 아직 생..

내용에는 문제가 없어보이는데 혹시 모르니 이전 답변에 첨부했던 내용을 참고하여 확인..

안녕하세요  말씀해주신 pvsgui -v 엔터를 했을 때 pvs의 버전이 출력되지 않아 pv..

kits 안에 있는 파일은 압축해제 하는 파일들이 아닙니다. 전에 설치했던 201 버전 처럼..

 PVS를 ftp에서 다운로드 받았었는데 이때 위에 있는 Base_PVS~ 파일을 다운로드 받..

Base 는 기본 버전이고 Hotfix 는 기본에서 업데이트 된 버전입니다. Base 와 Hotf..

 PVS가 메뉴에 뜨는것 까지는 확인 완료하였습니다.  그런데 Run DRC를 누르..

fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

ffects, electromigration, ESD) 키워드 : 수율

ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as..

fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE

fferential circuit, feedback, frequency response

fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항..

ffect, Timing verification, Power integrity, Signal integrity

ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로..

ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●..

ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 ..

ffect, Timing verification, Power integrity, Signal integrity

fficiency of the rectifier as well as enable longer power transfer. Even though the..

IC Design Education Center(IDEC)        &nbs..

fficiency. The converter includes a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & d..

ffectively, the harvesting systems need a highly efficient AC-DC converter and a DC..

           ..

fficult to apply pre-emphasis tap drivers in this structure. Therefore the detectio..

ffect to loop filter due to deadzone, so only core loop operates. The core loop pha..

IC Design Education Center(IDEC)   ..

13.75GS/s ffT/IffT processor

IC Design Education Center(IDEC)   ..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

IC Design Education Center(IDEC)   ..

              ..