
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1025 |
[답변] 칩 설계 CLOCK TREE 관련
ffer 는 set dont use 명령으로 사용하지 않도록 하는 방법이 있습니다만 &nb.. |
선혜승 | 21.09.14 | 50 |
| 1024 |
[답변] 칩 설계 CLOCK TREE 관련
ffer가 붙어 있는 상황인데 이것이 필요 없다는 건가요? 항상 친절.. |
문한결 | 21.09.14 | 13 |
| 1023 |
[답변] 칩 설계 CLOCK TREE 관련
ffer가 붙어 있는 상황인데 이것이 필요 없다는 건가요? 항상 친절.. |
선혜승 | 21.09.14 | 16 |
| 1022 |
[답변] 칩 설계 CLOCK TREE 관련
ffer를 끼워 넣으면 되는 것 아닌가요? 하위 모듈에서 굳이 in, out delay를 주고 .. |
문한결 | 21.09.14 | 8 |
| 1021 |
[답변] 칩 설계 CLOCK TREE 관련
ffer를 끼워 넣으면 되는 것 아닌가요? 하위 모듈에서 굳이 in, out delay를 주고 .. |
선혜승 | 21.09.14 | 119 |
| 1020 |
[답변] Cadence PVS 설치 방법 문의드립니다.
환경설정 파일에 다음과 같이 PVS 관련 문장을 작성하였습니다. 하지만 virtuoso와 연동.. |
이연진 | 21.09.14 | 10 |
| 1019 |
[답변] Cadence PVS 설치 방법 문의드립니다.
assura 와 혼용이 안됩니다. assura 나 PVS 중 하나만 있어야 합니다. se.. |
조인신 | 21.09.14 | 4 |
| 1018 |
[답변] Cadence PVS 설치 방법 문의드립니다.
다음과 같이 수정하였는데도 계속 Assura가 뜹니다. 설치가 잘못된것일까요..?? .. |
이연진 | 21.09.14 | 5 |
| 1017 |
[답변] Cadence PVS 설치 방법 문의드립니다.
virtuoso 를 실행하는 터미널에 assura 가 이미 설정되어 있어서 발생하는 현상을 보입니.. |
조인신 | 21.09.14 | 9 |
| 1016 |
[답변] Cadence PVS 설치 방법 문의드립니다.
터미널 창을 새로 열어 다시 sourcing 후 virtuoso를 실행하였는데 Quantus 메뉴는.. |
이연진 | 21.09.14 | 3 |
| 1015 |
[답변] Cadence PVS 설치 방법 문의드립니다.
환경 설정 파일에 Assura 에 대한 내용이 아직 있는 것으로 확인됩니다. 파일의 내.. |
조인신 | 21.09.15 | 2 |
| 1014 |
[답변] Cadence PVS 설치 방법 문의드립니다.
Assura에 관한 메뉴는 없어진 것을 확인하였습니다. 하지만 PVS에 관한 메뉴가 아직 생.. |
이연진 | 21.09.15 | 6 |
| 1013 |
[답변] Cadence PVS 설치 방법 문의드립니다.
내용에는 문제가 없어보이는데 혹시 모르니 이전 답변에 첨부했던 내용을 참고하여 확인.. |
조인신 | 21.09.15 | 4 |
| 1012 |
[답변] Cadence PVS 설치 방법 문의드립니다.
안녕하세요 말씀해주신 pvsgui -v 엔터를 했을 때 pvs의 버전이 출력되지 않아 pv.. |
이연진 | 21.09.15 | 5 |
| 1011 |
[답변] Cadence PVS 설치 방법 문의드립니다.
kits 안에 있는 파일은 압축해제 하는 파일들이 아닙니다. 전에 설치했던 201 버전 처럼.. |
조인신 | 21.09.15 | 6 |
| 1010 |
[답변] Cadence PVS 설치 방법 문의드립니다.
PVS를 ftp에서 다운로드 받았었는데 이때 위에 있는 Base_PVS~ 파일을 다운로드 받.. |
이연진 | 21.09.15 | 1 |
| 1009 |
[답변] Cadence PVS 설치 방법 문의드립니다.
Base 는 기본 버전이고 Hotfix 는 기본에서 업데이트 된 버전입니다. Base 와 Hotf.. |
조인신 | 21.09.15 | 5 |
| 1008 |
[답변] Cadence PVS 설치 방법 문의드립니다.
PVS가 메뉴에 뜨는것 까지는 확인 완료하였습니다. 그런데 Run DRC를 누르.. |
이연진 | 21.09.15 | 5 |
| 1007 |
[답변] Cadence PVS 설치 방법 문의드립니다.
pvsgui -version 했을 때 버전이 잘 출력되는지 확인해보시고 문제가 없어야 R.. |
조인신 | 21.09.15 | 2 |
| 1006 |
[답변] Cadence PVS 설치 방법 문의드립니다.
다음과 같은 파일들이 not found라고 뜨는데 처음부터 재설치를 해야 하는 건가요..?&nbs.. |
이연진 | 21.09.15 | 9 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1852 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8239 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


