통합검색

   tech_config.py파일를 수정하여 modelzen을 진행하고 있습니다. pll예제..

해당 문제에 대해서는 Scientific Analog 사에 확인 후 답변을 드릴 것입니다. &nb..

   안녕하세요 성균관대 김소영 교수님 연구실 석사연구생 안찬엽입니다. 저..

안찬엽님 안녕하세요? IDEC 이경옥입니다.   해당 내용 아직 회신을 받지 못한 상..

ff Grid 관련 질문이 있어 질문글 올리게 되었습니다. 현재 제가 Layout의 Spacing..

ffgrid 발생하지 않을 것입니다. 참고로 tool 에서 최소로 설정할 수 있는 값이 0.001 ..

fficial online self help) says to use -keep_sub_designs as argument while link_desi..

fficial online self help) says to use -keep_sub_designs as argument while link_desi..

안녕하세요. 한양대학교 노정진 교수님 연구실 송치호입니다. LPE 시뮬레이션을 위해서 ..

안녕하세요. IDEC 연구원 조인신입니다.   제공된 calview.cellmap 파일에 vncap..

네 감사합니다! calview.cellmap 파일에 해당 부분을 추가하니 제대로 추출되는것을 확..

ffirma_ams/etc/connect_lib 있는 cds.lib 파일을 include 해줘야 합니다. 예) SOFTINCL..

ffirma_ams/etc/connect_lib/connectLib/ 로 설정하였습니다. 이후 Rule file connect..

ffirma_ams/etc/connect_lib/connectLib 폴더에 첨부한 것(참고.jpg)처럼 폴더들이 생성..

ffirma_ams/etc/connect_lib/connectLib 폴더에 첨부한 것(참고.jpg)처럼 폴더들이 생성..

ffirma_ams/etc/connect_lib/connectLib 폴더에 첨부한 것(참고.jpg)처럼 폴더들이 생성..

fftw openmotif* openmotif*.i686 compat-readline* compat-readline*.i686 xorg*font* ..

fftw openmotif* openmotif*.i686 compat-readline* compat-readline*.i686 xorg*font* ..

fftw openmotif* openmotif*.i686 compat-readline* compat-readline*.i686 xorg*font* ..

fftw openmotif* openmotif*.i686 compat-readline* compat-readline*.i686 xorg*font* ..

fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com..

ffects, electromigration, ESD) 키워드 : 수율

ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as..

fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE

fferential circuit, feedback, frequency response

fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항..

ffect, Timing verification, Power integrity, Signal integrity

ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로..

ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●..

ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 ..

ffect, Timing verification, Power integrity, Signal integrity

(재) 스마트 IT 융합 시스템 연구단 http://www.ciss.re.kr/  [연구교수..

fferential input (1.2VP-P) - On-chip current and voltage references - Low power a..

fficiency of maximum 90% and a high output power of 18W, minimizing the noise due t..

fferential input (2VP-P) - SHA-free input network with timing circuit - On-chip c..

ffusion, ThinFilm, C&C)에 대한 문제점 해결 기술 지원 - 신기술/신장비에 대한 JD/Dem..

KAIST IDEC에서는 방문강좌를 통해 산업체 맞춤형 인재 교육 프로그램을 실시하고 있습니..

fferential input (1.0VP-P) - On-chip current and voltage references Foundry : Sa..

fferential amplifier, crystal oscillator 등의 부품) 2. 고해상도 ADC를 위해 고려..

fferential input (1.6VP-P) - On-chip current and voltage references - On-chip int..

fferential amplifier, crystal oscillator 등의 부품) 2. 고해상도 ADC를 위해 고려..

fferential or single-ended input (1.2VP-P, VCM=1.6V) - On-chip current and voltage..

fficiency : 2014SG12b10MSps011_R3 SAR ADC for High-Power Efficiency" 서강대학교 산..

2014년 IDEC 본센터 교육 일정 안내 드립니다.    * 2014년 IDEC 교..

(주)이미지스테크놀로지 병역특례 전문연구요원을 아래와 같이 모집합니다. &nbs..