
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 861 |
Sentaurus TCAD BTBT 관련 문의드립니다.
ffectiveIntrinsicDensity(BandGapNarrowing( OldSlotboom ) )} Physics(Material="Sili.. |
김정남 | 21.03.10 | 66 |
| 860 |
[답변] Sentaurus TCAD BTBT 관련 문의드립니다.
ffectiveIntrinsicDensity(BandGapNarrowing( OldSlotboom ) )} Physics(Material="Sili.. |
이경옥 | 21.03.10 | 62 |
| 859 |
[답변] Cadence support를 이용하는 데 필요한 license Reference Key를 찾는 방법 ..
ff your mastery in a certain skill. - All you .. |
이경옥 | 21.03.05 | 84 |
| 858 |
Cadence Innovus Verify geometry 관련 질문
ff_Allow_Violation과 같이 22개의 short가 두 개의 Instance에서 발생합니다. (INST U14.. |
정현빈 | 21.03.03 | 18 |
| 857 |
[답변] Cadence Innovus Verify geometry 관련 질문
ff_Allow_Violation과 같이 22개의 short가 두 개의 Instance에서 발생합니다. (INST U14.. |
선혜승 | 21.03.03 | 7 |
| 856 |
[답변] Cadence Innovus Verify geometry 관련 질문
ff_Allow_Violation과 같이 22개의 short가 두 개의 Instance에서 발생합니다. (INST U14.. |
정현빈 | 21.03.03 | 4 |
| 855 |
[답변] Cadence Innovus Verify geometry 관련 질문
ff_Allow_Violation과 같이 22개의 short가 두 개의 Instance에서 발생합니다. (INST U14.. |
선혜승 | 21.03.03 | 19 |
| 854 |
[답변] IC compiler 오류 관련 질문드립니다.
IDEC 선혜승입니다 일단 환경 문제라고 밖에 볼 수가 없습.. |
선혜승 | 21.02.23 | 17 |
| 853 |
[답변] IC compiler 오류 관련 질문드립니다.
안녕하세요 선생님, 일단 답변 감사드립니다. 물려준 라이브러리 파일을 잘못 .. |
배형곤 | 21.02.23 | 11 |
| 852 |
[답변] IC compiler 오류 관련 질문드립니다.
IDEC 선혜승입니다 버전을 조금 낮춰서 진행해보시는 것도.. |
선혜승 | 21.02.23 | 42 |
| 851 |
안테나 에러 및 PEX rule 파일 질문드립니다.
ff top-wall fringe cap)을 고려하기 위해선 xrc_mapping을 include하여 rule file을 수.. |
허재훈 | 21.02.18 | 38 |
| 850 |
[답변] 안테나 에러 및 PEX rule 파일 질문드립니다.
ff top-wall fringe cap)을 고려하기 위해선 xrc_mapping을 include하여 rule file을 수.. |
조인신 | 21.02.18 | 22 |
| 849 |
[답변] 안테나 에러 및 PEX rule 파일 질문드립니다.
ff top-wall fringe cap)을 고려하기 위해선 xrc_mapping을 include하여 rule file을 수.. |
허재훈 | 21.02.18 | 48 |
| 848 |
ICC2 compiler 질문입니다.
ffected for early, 12 for late. (PVT-031) 항상 친절한 답변에 감사드립니다... |
문한결 | 21.02.08 | 36 |
| 847 |
[답변] ICC2 compiler 질문입니다.
ffected for early, 12 for late. (PVT-031) 항상 친절한 답변에 감사드립니다... |
선혜승 | 21.02.09 | 11 |
| 846 |
[답변] ICC2 compiler 질문입니다.
ffected for early, 12 for late. (PVT-031) 항상 친절한 답변에 감사드립니다... |
문한결 | 21.02.10 | 10 |
| 845 |
[답변] ICC2 compiler 질문입니다.
ffected for early, 12 for late. (PVT-031) 항상 친절한 답변에 감사드립니다... |
선혜승 | 21.02.15 | 70 |
| 844 |
OS 호환성 및 EDA Tool 설치 관련 문의 건으로 연락 드립니다.
안녕하세요. 동의대학교 옥승호교수님 연구실 권혁준 연구원입니다. O.. |
권혁준 | 21.01.28 | 40 |
| 843 |
[답변] OS 호환성 및 EDA Tool 설치 관련 문의 건으로 연락 드립니다.
IDEC 선혜승입니다 우선 XUBUNTU 는 정식으로 툴 벤더사에.. |
선혜승 | 21.01.28 | 70 |
| 842 |
Silvaco SmartSpice 몬테 카를로 시뮬레이션 질문
ff와 Ion 값을 개별적으로 따로 정리해서 직접 손수 표준편차를 계산하는 방식으로 추출.. |
장동원 | 21.01.16 | 41 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


