
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 741 |
[답변] cadence import verilog
ffirma_ams/etc/connect_lib/connectLib'.xmvlog: *E,MISWFN: missing design library na.. |
조인신 | 20.08.03 | 497 |
| 740 |
[광운대] [ 캠퍼스][답변] 교육 정지
안녕하세요, 광운대학교 IDEC 입니다. 확인 결과 7/16~7/17 진행된 아날.. |
박수견 | 20.07.28 | 89 |
| 739 |
Design Complier 문의드립니다.
ff_nominal_min_1p100v_0c_sadhm.db" 위와 같이 타겟 라이브러리를 설정 후 constraint.. |
오영균 | 20.07.24 | 83 |
| 738 |
[답변] Design Complier 문의드립니다.
ff_1p100v_0c으로 해서 문제가 발생하는 것 같은데 이럴 때는 어떻게 처리하면 좋을까요.. |
선혜승 | 20.07.24 | 63 |
| 737 |
[답변] Design Complier 문의드립니다.
ff_1p100v_0c으로 해서 문제가 발생하는 것 같은데 이럴 때는 어떻게 처리하면 좋을까요.. |
오영균 | 20.07.24 | 121 |
| 736 |
[답변] cadence license 관련해서 연락드립니다.
fference too large between client and license server system. 사용하고 있는 서버의 .. |
조인신 | 20.07.22 | 32 |
| 735 |
[답변] Calibre 2020 버전 설치파일 문의
fficiently:// ERROR: - Calibre Interactive ------------------- C-shell ----------.. |
김윤관 | 20.07.17 | 19 |
| 734 |
[답변] Calibre 2020 버전 설치파일 문의
fficiently:// ERROR: - Calibre Interactive ------------------- C-shell ----------.. |
조인신 | 20.07.17 | 56 |
| 733 |
Design Complier "Loop exceeded maximum iteration limit" 에러 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :d esign_complier_2019.03 EDA Too.. |
오영균 | 20.07.11 | 21 |
| 732 |
[답변] Design Complier
IDEC 선혜승입니다 말씀하시는 방법으로 안 된다면 &.. |
선혜승 | 20.07.13 | 14 |
| 731 |
[답변] Design Complier
답변 감사합니다. Machine으로 해야 할 것 같습니다. 오영균 드림. &.. |
오영균 | 20.07.13 | 18 |
| 730 |
Synopsys Sentaurus 라이센스 오류 문의
fferent license file, or contact your software provider for a license file.Fea.. |
김가람 | 20.07.10 | 71 |
| 729 |
[답변] Synopsys Sentaurus 라이센스 오류 문의
fferent license file, or contact your software provider for a license file.Fea.. |
조인신 | 20.07.10 | 35 |
| 728 |
[답변] Synopsys Sentaurus 라이센스 오류 문의
fferent license file, or contact your software provider for a license file.Fea.. |
김가람 | 20.07.11 | 64 |
| 727 |
Cadence 툴 추가 copy 구입 가능 여부
안녕하세요, 서울대학교 김재하 교수님 연구실의 김세원 학생입니다. 매년 안정적으로 ED.. |
김세원 | 20.07.06 | 28 |
| 726 |
[답변] Cadence 툴 추가 copy 구입 가능 여부
안녕하세요. IDEC 석은주입니다. Cadence Tool 수량이 부족하여 참여교수 참여.. |
석은주 | 20.07.06 | 40 |
| 725 |
[답변] 라이센스 SCL 관련 입니다.
ffset-2D_all: (Total of 1 license issued; Total of 0 licenses in use) Users of Nof.. |
신재관 | 20.07.03 | 42 |
| 724 |
[답변] 라이센스 SCL 관련 입니다.
ffset-2D_all: (Total of 1 license issued; Total of 0 licenses in use) Users of Nof.. |
조인신 | 20.07.06 | 17 |
| 723 |
[답변] 라이센스 SCL 관련 입니다.
ffset-2D_all: (Total of 1 license issued; Total of 0 licenses in use) Users of Nof.. |
신재관 | 20.07.14 | 19 |
| 722 |
[답변] 라이센스 SCL 관련 입니다.
ffset-2D_all: (Total of 1 license issued; Total of 0 licenses in use) Users of Nof.. |
조인신 | 20.07.14 | 13 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


