
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 661 |
[답변] ICC2 pg ring 관련 (수정)
ffset 등의 거리도 나와 있습니다 compile_pg 이전에 파워에.. |
선혜승 | 20.05.22 | 104 |
| 660 |
[답변] 라이센스 맥어드레스 관련
fffff lo: flags=73<UP,LOOPBACK,RUNNING> mtu 65536 inet 127.0.. |
관리자 | 20.05.19 | 45 |
| 659 |
[답변] 안녕하세요. CSV 파일 복사, 붙여넣기와 관련하여 문의드립니다.
ffice.org 명령어로 LibreOffice 를 열고 csv 파일을 열면 됩니다. 윈도우의 엑셀과 동.. |
조인신 | 20.05.15 | 36 |
| 658 |
[답변] Post-layout 시뮬레이션 관련 문의
ffer 의 layout 이 있고 이 layout 을 이용하여 calibre view 를 만.. |
조인신 | 20.05.15 | 24 |
| 657 |
[답변] Post-layout 시뮬레이션 관련 문의
ffer 의 layout 이 있고 이 layout 을 이용하여 calibre view 를 만.. |
박소연 | 20.05.15 | 41 |
| 656 |
[답변] Synthesis와 Post-simulation의 파워차이
ff 개념이 아니기 때문에 특별히 고려대상이 아닙니다 filler 셀이 걱정이.. |
선혜승 | 20.05.15 | 24 |
| 655 |
[답변] Synthesis와 Post-simulation의 파워차이
ff 개념이 아니기 때문에 특별히 고려대상이 아닙니다 filler 셀이 걱정이.. |
이경준 | 20.05.15 | 11 |
| 654 |
[답변] Synthesis와 Post-simulation의 파워차이
ff 개념이 아니기 때문에 특별히 고려대상이 아닙니다 filler 셀이 걱정이.. |
선혜승 | 20.05.18 | 70 |
| 653 |
DRC 에러 관련 문의 드립니다.
안녕하세요 아이덱23기 박소현입니다. 저희가 사용하고 있는 tool은 virtuoso이고, 180n.. |
박소현 | 20.05.12 | 29 |
| 652 |
[답변] DRC 에러 관련 문의 드립니다.
안녕하세요. IDEC 연구원 조인신입니다. 첨부한 layout 을 보면 PMOS 와 NMOS .. |
조인신 | 20.05.13 | 47 |
| 651 |
ICC place 과정 중 scan cell 관련 오류 문의드립니다.
안녕하세요. 한양대학교 박성주 교수님 연구실의 김진욱입니다. ICC에서 place .. |
김진욱 | 20.05.06 | 20 |
| 650 |
[답변] ICC place 과정 중 scan cell 관련 오류 문의드립니다.
IDEC 선혜승입니다 첨부파일 확인하세요 &nb.. |
선혜승 | 20.05.06 | 10 |
| 649 |
[답변] ICC PNR 시 std cell에 p/g pin connection 관련해 문의드립니다.
안녕하세요. 한양대학교 박성주 교수님 연구실의 김진욱입니다. scan chain 관.. |
김진욱 | 20.05.07 | 12 |
| 648 |
[답변] ICC PNR 시 std cell에 p/g pin connection 관련해 문의드립니다.
IDEC 선혜승입니다 일단 합성된 게이트 레벨 넷리스트에는.. |
선혜승 | 20.05.07 | 49 |
| 647 |
ICC P/G net derivation 오류 처리 문의드립니다.
ffer_constants -all insert_dftdft_drc -verbose > report/insert_drc.dft report_.. |
김진욱 | 20.04.29 | 91 |
| 646 |
[답변] ICC P/G net derivation 오류 처리 문의드립니다.
ffer_constants -all insert_dftdft_drc -verbose > report/insert_drc.dft report_.. |
선혜승 | 20.05.04 | 33 |
| 645 |
[답변] ICC P/G net derivation 오류 처리 문의드립니다.
ffer_constants -all insert_dftdft_drc -verbose > report/insert_drc.dft report_.. |
김진욱 | 20.05.04 | 114 |
| 644 |
[답변] Sentaurus Device Intrinsic Density 고정하는 방법
fficient Effective bandgap 계산을 위한 상수(와 electron affinity가 material para.. |
석은주 | 20.05.07 | 40 |
| 643 |
DC, Hspice, IC618, MMSIM 툴 설치 시
ff, mng, png, xterm, xorg, Xss 운영체제 : Centos7 많은 질문 모두 답변해주셔서 감.. |
전영준 | 20.04.24 | 47 |
| 642 |
Sentaurus Device Converge 문제
ffset(electron affinity값을통해)을 조정하였더니 Converge가 안되는 문제가 발생하기 .. |
백우진 | 20.04.22 | 37 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


