
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 601 |
[답변] STARRC 사용법에 대해 문의드립니다.
IDEC 선혜승입니다 can't be read 라고 나오면 경로 문제.. |
선혜승 | 20.03.06 | 17 |
| 600 |
[답변] STARRC 사용법에 대해 문의드립니다.
답변감사합니다. 우선 경로를 다시 확인해보겠습니다. starRC 시뮬레이션의 가.. |
양영구 | 20.03.06 | 19 |
| 599 |
[답변] STARRC 사용법에 대해 문의드립니다.
연구원님 말씀대로 경로를 다시 확인하였으며 다시 실행시키니 아래와 같이 출력됩.. |
양영구 | 20.03.06 | 21 |
| 598 |
[답변] STARRC 사용법에 대해 문의드립니다.
IDEC 선혜승입니다 가이드가 특별히 없습니다 .. |
선혜승 | 20.03.06 | 15 |
| 597 |
[답변] STARRC 사용법에 대해 문의드립니다.
ERROR: Can not open file'/home/SJK/SS28n_3_level_DSS/SS28nm_1901/PEX/.. |
양영구 | 20.03.06 | 14 |
| 596 |
[답변] STARRC 사용법에 대해 문의드립니다.
IDEC 선혜승입니다 svdb 폴더는 calibre lvs 를 .. |
선혜승 | 20.03.06 | 34 |
| 595 |
[답변] STARRC 사용법에 대해 문의드립니다.
말씀해주신대로 calibre.run, sourceme_ip 파일이 모두 있는 것을 확인하고 알려.. |
양영구 | 20.03.06 | 88 |
| 594 |
[답변] STARRC 사용법에 대해 문의드립니다.
IDEC 선헤승입니다 CALIBRE 가 설정되어 있지 않나 보네요.. |
선혜승 | 20.03.06 | 285 |
| 593 |
[답변] Sentaurus Workbench 저장 불가 문제 및 visualize 문제
ffered visual 이라는 에러 메세지가 뜹니다. 제 추측으로는 X server에서 원격.. |
백우진 | 20.02.26 | 88 |
| 592 |
삼성 28nm 공정 NDM 생성
ff 와 sc9_cmos28lpp_rvt_tt를 사용하려고 합니다. NDM을 만드는 flow는 ICC2_LIBPREP_R.. |
감동윤 | 20.02.19 | 60 |
| 591 |
[답변] 삼성 28nm 공정 NDM 생성
ff 와 sc9_cmos28lpp_rvt_tt를 사용하려고 합니다. NDM을 만드는 flow는 ICC2_LIBPREP_R.. |
선혜승 | 20.02.19 | 58 |
| 590 |
[답변] 삼성 28nm 공정 NDM 생성
ff와 ss만 따로 할때는 에러가 나지 않아 확인하지 않았습니다. [선혜승]님의.. |
감동윤 | 20.02.19 | 39 |
| 589 |
[답변] 삼성 28nm 공정 NDM 생성
ff와 ss만 따로 할때는 에러가 나지 않아 확인하지 않았습니다. [선혜승]님의.. |
선혜승 | 20.02.19 | 144 |
| 588 |
synthesis에서 특정셀 사용
안녕하세요 포항공과대학교 김호준입니다. gate level로 제가 직접 라이브러리에 있는 .. |
김호준 | 20.02.11 | 8 |
| 587 |
[답변] synthesis에서 특정셀 사용
IDEC 선혜승입니다 set_dont_use 가 있습니다&nbs.. |
선혜승 | 20.02.12 | 19 |
| 586 |
[답변] NC_verilog설치 오류 관련해서 문의 드립니다.
ffirma_ams/etc/connect_lib/connectLib 이 존재하야 하는데 재설치를 했지만 여전히 해.. |
김동연 | 20.02.12 | 5 |
| 585 |
[답변] NC_verilog설치 오류 관련해서 문의 드립니다.
ffirma_ams/etc/connect_lib/connectLib 이 존재하야 하는데 재설치를 했지만 여전히 해.. |
조인신 | 20.02.12 | 10 |
| 584 |
[답변] NC_verilog설치 오류 관련해서 문의 드립니다.
ffirma_ams/etc/connect_lib/connectLib 이 존재하야 하는데 재설치를 했지만 여전히 해.. |
조인신 | 20.02.12 | 14 |
| 583 |
[답변] NC_verilog설치 오류 관련해서 문의 드립니다.
ffirma_ams/etc/connect_lib 디렉토리 내에는 첨부한 사진과 같이 connectLib이 존재 하.. |
김동연 | 20.02.14 | 3 |
| 582 |
[답변] NC_verilog설치 오류 관련해서 문의 드립니다.
ffirma_ams/etc/connect_lib 디렉토리 내에는 첨부한 사진과 같이 connectLib이 존재 하.. |
조인신 | 20.02.17 | 13 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


