
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 261 |
[답변] [답변] [답변] [답변] [답변] synopsys 사 인증이 아이피 주소가 바뀌면 안..
fferent license file from the one you expect. 1:40:26 (lmgrd) Check to make sure th.. |
선혜승 | 17.10.17 | 12 |
| 260 |
[답변] [답변] [답변] [답변] [답변] [답변] synopsys 사 인증이 아이피 주소가 바..
fferent license file from the one you expect. 1:40:26 (lmgrd) Check to make sure th.. |
김진우 | 17.10.17 | 22 |
| 259 |
[답변] ICCOMPILER 관련 질문드립니다
ffer를 위해 만든 인버터 inv1 inv4 inv8 inv 20이 자꾸 optimization이 되어 사라집니다.. |
김연태 | 17.09.20 | 7 |
| 258 |
ICCOMPILER 관련 질문드립니다
ffer를 위해 만든 인버터 inv1 inv4 inv8 inv 20이 자꾸 optimization이 되어 사라집니다.. |
신종윤 | 17.09.20 | 10 |
| 257 |
[답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
조인신 | 17.08.25 | 9 |
| 256 |
[답변] [답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
신종윤 | 17.08.25 | 4 |
| 255 |
[답변] [답변] [답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
조인신 | 17.08.25 | 6 |
| 254 |
[답변] [답변] [답변] [답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
신종윤 | 17.08.25 | 5 |
| 253 |
[답변] [답변] [답변] [답변] [답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
조인신 | 17.08.25 | 7 |
| 252 |
[답변] [답변] [답변] [답변] [답변] [답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
신종윤 | 17.08.25 | 3 |
| 251 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] Connect Rules관련 질문드립니다.
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
조인신 | 17.08.25 | 7 |
| 250 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] Connect Rules관련 질문..
ffirma_ams/etc/connect_lib/cds.lib 라인이 있습니다. 위 라인이 있어야 Connect Rule.. |
신종윤 | 17.08.25 | 18 |
| 249 |
[답변] DC,FORMLAITY 결과 질문.
IDEC 선혜승입니다 우선 FORMALITY 는 합성 전후의 결과만 서.. |
선혜승 | 17.08.09 | 52 |
| 248 |
DC,FORMLAITY 결과 질문.
DC 결과 후 SVF FILE을 LOAD 후에 FORMALITY를 확인 했습니다. CLOCKNET은 단순히 어떤 C.. |
황승준 | 17.08.09 | 26 |
| 247 |
[답변] [답변] [답변] [답변] [답변] [답변] Design_Compiler Clock delay관련 질문..
ffer가 달리거나 wire가 달라지거나 하는 방식으로 layout상에서 변화가 일어나는 .. |
신종윤 | 17.08.08 | 6 |
| 246 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] Design_Compiler Clock delay관..
ffer가 달리거나 wire가 달라지거나 하는 방식으로 layout상에서 변화가 일어나는 .. |
선혜승 | 17.08.08 | 42 |
| 245 |
[답변] Hspice monte carlo 질문드립니다.
안녕하세요. IDEC 연구원 조인신입니다. 문의하신 것과 같은 현상에 대해 IDEC.. |
조인신 | 17.08.02 | 20 |
| 244 |
[정하연] Hspice monte carlo 질문드립니다.
안녕하세요 연구원님 . 고려대학교 석사과정 이강훈입니다. Hspice monte carlo simulat.. |
이강훈 | 17.08.01 | 18 |
| 243 |
[답변] Cadence OA_HOME 문제
fferent size in shared object, consider re-linkingSegmentation fault/home/c3kc/ckct.. |
조인신 | 17.07.31 | 53 |
| 242 |
[답변] Cadence OA_HOME 문제
fferent size in shared object, consider re-linkingSegmentation fault/home/c3kc/ckct.. |
선혜승 | 17.07.28 | 33 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
A Rectifier for RF Energy Harvesting System
fficiency of the rectifier as well as enable longer power transfer. Even though the.. |
김철우 | 14.09.20 | 5 |
| 공지사항 |
2015년 정기 EDA Tool 수요조사 배분수량 공지 안내
IC Design Education Center(IDEC) &nbs.. |
석은주 | 15.02.24 | 15826 |
| 참여교수 성과 - 논문 |
An Efficient Check Node Operation Circuit for Min-Sum Based LDPC Dec..
|
정기석 | 14.09.03 | 34 |
| 참여교수 성과 - IP |
Digitally controlled DC-DC buck converter with bang-bang control
fficiency. The converter includes a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & d.. |
김철우 | 14.09.20 | 9 |
| 참여교수 성과 - IP |
Self-Powered 30μW to 10mW Piezoelectric Energy Harvesting System wit..
ffectively, the harvesting systems need a highly efficient AC-DC converter and a DC.. |
김철우 | 14.09.20 | 15 |
| 공지사항 |
2015년도 IDEC 캠퍼스 선정 공고
 .. |
김은주 | 15.01.27 | 16695 |
| 참여교수 성과 - IP |
18Gb/s transmitter
fficult to apply pre-emphasis tap drivers in this structure. Therefore the detectio.. |
김철우 | 14.09.20 | 20 |
| 참여교수 성과 - 논문 |
A low power programmable high gain time difference amplifier with re..
|
이민재 | 14.09.03 | 41 |
| 참여교수 성과 - 논문 |
Asymmetric monotonic switching scheme for energy-efficient SAR ADCs
|
이민재 | 14.09.03 | 31 |
| 참여교수 성과 - IP |
2.7GHz Sub-sampling phase locked loop
ffect to loop filter due to deadzone, so only core loop operates. The core loop pha.. |
김철우 | 14.09.20 | 19 |
| 공지사항 |
2015년 정기 EDA Tool 수요조사 (마감 2014.11.19(수))
IC Design Education Center(IDEC) .. |
석은주 | 14.11.04 | 17084 |
| 참여교수 성과 - IP |
13.75GS/s ffT/IffT processor
13.75GS/s ffT/IffT processor |
선우명훈 | 14.09.19 | 40 |
| 참여교수 성과 - 논문 |
Arbitration and Shuffling Algorithm for Processing Multiple Commands..
|
이찬호 | 14.09.02 | 15 |
| 공지사항 |
2015년 IDEC MPW 진행 공정 관련 안내
IC Design Education Center(IDEC) .. |
관리자 | 14.10.30 | 17149 |
| 참여교수 성과 - 논문 |
A Fully Integrated EPC Gen-2 UHF-Band Passive Tag IC Using an Effici..
|
이종욱 | 14.09.02 | 10 |
| 공지사항 |
제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..
IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest.. |
구재희 | 14.10.20 | 26913 |
| 공지사항 |
[채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)
KAIST IDEC 행정원 채용 공고(신입/경력) 반도체설계교육센터(.. |
석은주 | 14.09.16 | 19129 |
| 참여교수 성과 - 논문 |
BAGC: Buffer-Aware Garbage Collection for Flash-Based Storage Systems
|
김지홍 | 14.09.02 | 17 |
| 공지사항 |
2016년 WG 신청 안내
IC Design Education Center(IDEC) .. |
김은주 | 14.08.27 | 17171 |
| 공지사항 |
2014년 신규 EDA Tool 도입요청 수요조사 (신청마감 : 2014.08.29(금))
 .. |
석은주 | 14.08.18 | 17145 |


