
VOD
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | MWOffICE 를 이용한 설계 기초/실습 | 구재희 | 02.01.15 | 187 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 181 |
[전정훈] Hercules LVS error 관련 문의드립니다.
ffer too small (1 times)#-1-libhscm.a (api.c:1025) Cannot find $PATH (1 times)#-1-l.. |
김성하 | 16.11.22 | 10 |
| 180 |
[답변] Hercules LVS error 관련 문의드립니다.
ffer too small (1 times)#-1-libhscm.a (api.c:1025) Cannot find $PATH (1 times)#-1-l.. |
선혜승 | 16.11.22 | 7 |
| 179 |
[MPW] magna180공정으로 layout하는중에 질문드립니다.
안녕하세요. 몇가지 질문이 있어 이렇게 글을 남깁니다. 1. DRC에러에 관한 것입니다. .. |
임일영 | 16.11.17 | 40 |
| 178 |
[답변] [MPW] magna180공정으로 layout하는중에 질문드립니다.
1. 이미지가 정상적으로 출력되지 않네요. 관련하여서는 에러 내용을 확.. |
김연태 | 16.11.17 | 36 |
| 177 |
[답변] [답변] [MPW] magna180공정으로 layout하는중에 질문드립니다.
1번 질문에 그림이 안올려지는거 같아 워드 파일로 다시 정리하여 파일 첨부하였습니다.&.. |
임일영 | 16.11.17 | 6 |
| 176 |
[답변] [답변] [답변] [MPW] magna180공정으로 layout하는중에 질문드립니다.
해당 에러는 top 에서 이상이 없을 경우 무시하고 진행하셔도 됩니다. &nbs.. |
김연태 | 16.11.17 | 31 |
| 175 |
SS65nm공정 DRC GRVNC575 에러 관련
fferent nets where x = 1-6 and y = 1, 2, A, B 제 생각으로는 DC 상에서 inductor에 .. |
임주환 | 16.11.15 | 20 |
| 174 |
[답변] SS65nm공정 DRC GRVNC575 에러 관련
fferent nets where x = 1-6 and y = 1, 2, A, B 제 생각으로는 DC 상에서 inductor에 .. |
조인신 | 16.11.15 | 56 |
| 173 |
[정하연] spectre 관련 monte carlo save 방법 질문드립니다.
안녕하세요. 연구원님 정하연교수님 연구실 이강훈입니다. 현재, infotime parameter를.. |
이강훈 | 16.11.10 | 11 |
| 172 |
[답변] spectre 관련 monte carlo save 방법 질문드립니다.
안녕하세요. IDEC 연구원 조인신입니다. Iteration 값에 따른 결과를 확.. |
조인신 | 16.11.10 | 3 |
| 171 |
[답변] [답변] spectre 관련 monte carlo save 방법 질문드립니다.
안녕하세요 정하연 교수님 연구실 이강훈입니다. 답변 잘 받았습니다. 하지만, 저는 t.. |
이강훈 | 16.11.10 | 3 |
| 170 |
[답변] [답변] [답변] spectre 관련 monte carlo save 방법 질문드립니다.
script 로는 어려운 것으로 보입니다. spectreuser.pdf 파일의 307 .. |
조인신 | 16.11.10 | 14 |
| 169 |
[정하연] 안녕하세요. Process corner error에 관해 질문드립니다.
안녕하세요 연구원님. 다름이 아니오라, Process corner을 진행하는 도중 Error가 발생.. |
이강훈 | 16.11.08 | 14 |
| 168 |
[답변] 안녕하세요. Process corner error에 관해 질문드립니다.
안녕하세요. IDEC 연구원 조인신입니다. 해당 문제는 PDK 나 설계한 것의.. |
조인신 | 16.11.08 | 17 |
| 167 |
[답변] [답변] Openaccess(speed 문제)
fferent library definitions file. Specify a different library definitions file. &n.. |
임현열 | 16.11.08 | 6 |
| 166 |
[답변] [답변] [답변] Openaccess(speed 문제)
fferent library definitions file. Specify a different library definitions file. &n.. |
조인신 | 16.11.08 | 15 |
| 165 |
[전동석] Samsung65nm 공정 PDK관련해서 질문드립니다.
fff_tuning. Please enter a defined name. **error** (/mms/kits/Samsung65/SECPDK/LR6L.. |
신광현 | 16.11.07 | 26 |
| 164 |
[답변] Samsung65nm 공정 PDK관련해서 질문드립니다.
fff_tuning. Please enter a defined name. **error** (/mms/kits/Samsung65/SECPDK/LR6L.. |
선혜승 | 16.11.08 | 17 |
| 163 |
[답변] [답변] Samsung65nm 공정 PDK관련해서 질문드립니다.
fff_tuning. Please enter a defined name. **error** (/mms/kits/Samsung65/SECPDK/LR6L.. |
신광현 | 16.11.08 | 20 |
| 162 |
[답변] [답변] [답변] Samsung65nm 공정 PDK관련해서 질문드립니다.
fff_tuning. Please enter a defined name. **error** (/mms/kits/Samsung65/SECPDK/LR6L.. |
선혜승 | 16.11.08 | 47 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 14 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
fftw libreadline*yum -y install xorg*font* xterm redhat-lsbyum -y install compat-op.. |
관리자 | 25.03.20 | 1851 |
| 13 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 21.04.30 | 8238 |
| 12 |
(Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)
IC Design Education Center(IDEC) (Tool 활용법 공유) Caden.. |
석은주 | 20.06.24 | 2427 |
| 11 |
Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)
fftw libreadline* libreadline*.i686 openmotif* openmotif*.i686 compat-readline* com.. |
관리자 | 16.03.22 | 16796 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ffects, electromigration, ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 9 |
e2l-디지털시스템-논리회로 설계 및 실험
ffic light controller 의 동작을 살펴본다.• 제14주State minimization, State as.. |
구재희 | 05.01.05 | 1087 |
| 8 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : 키워드 : CMOS, 차동 증폭기, 회로 해석, PSPICE |
구재희 | 05.09.07 | 1059 |
| 7 |
e2l-아날로그 회로-전자회로
fferential circuit, feedback, frequency response |
구재희 | 05.01.11 | 980 |
| 6 |
e2l-아날로그 회로-Differential Amplifier
fferential Amplifier 개요 : ● CMOS 차동 증폭기 회로의 기능과 발전 과정 ● 저항.. |
구재희 | 04.12.30 | 1090 |
| 5 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 05.09.07 | 754 |
| 4 |
e2l-접적회로-VLSI 설계
ff할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적회로.. |
구재희 | 05.01.05 | 1031 |
| 3 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
ff까지 전체 과정을 소개) ● Full-custom 설계를 위한 설계 환경 및 CAD tool 소개 ●.. |
구재희 | 04.12.30 | 1322 |
| 2 |
e2l-접적회로-표준 CMOS 설계 규칙과 Layout 실습
ffer 설계 ● 저전력 설계 방안 ● Design margin ● Clock skew ● Latch-up 문제 .. |
구재희 | 04.12.30 | 897 |
| 1 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
ffect, Timing verification, Power integrity, Signal integrity |
구재희 | 04.12.30 | 831 |
1


