Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
104 (2025) Cell-Based Chip Design Flow_Day5 김연태,선혜승/연구원/IDEC 2025.12.30
103 (2025) Cell-Based Chip Design Flow_Day4 김연태,선혜승/연구원/IDEC 2025.12.30
102 (2025) Cell-Based Chip Design Flow_Day3 김연태,선혜승/연구원/IDEC 2025.12.30
101 (2025) Cell-Based Chip Design Flow_Day2 김연태,선혜승/연구원/IDEC 2025.12.30
100 (2025) Cell-Based Chip Design Flow_Day1 김연태,선혜승/연구원/IDEC 2025.12.30
99 [IDEC 제작강좌] Synopsys verdi 를 이용한 RTL 디버깅 및 검증 김용우/부교수/한국교원대학교 2025.10.21
98 논리 회로 설계 및 verilog HDL 유인재 부교수 부산대학교 2025.05.27
97 verilog HDL : 기초부터 응용 설계까지 강봉순 교수 동아대학교 2025.03.23
96 완전주문형ASIC 설계를 위한 레이아웃 최진호 교수 부산외국어대학교 2025.03.23
95 고속 칩렛향 디지털 인터페이스 회로 설계 추민성 /교수/한양대학교 2025.02.25
94 FPGA 기반 시스템 설계 (SDRAM 컨트롤러 및 NIOS 프로세서 IP 활용) 박근용/대표/(주)레디에이트 2025.02.25
93 [IDEC 제작강좌] Cadence Xcelium을 이용한 RTL (verilog HDL) 설계의 기초 송대건/교수/경북대학교 2024.11.27
92 [IDEC 제작강좌] VCS와verdi를 이용한 Simulation및verification 선혜승/교수/한국폴리텍대 2024.11.22
91 [IDEC 제작강좌] 아날로그 Synopsys Hspice 활용법 계찬호/조교수/수원대학교 2024.11.15
90 [IDEC 제작강좌] Full Custom Layout Design (PEX) 정용운/조교수/세종대학교 2024.10.23
89 [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) 정용운/조교수/세종대학교 2024.10.23
88 verilogHDL실습및HLS를사용한간단한인공지능시스템구현 최현식/교수/조선대학교 2024.08.09
87 (2024) Cell-Based Chip Design Front-End 교육 선혜승 교수(한국폴리텍대) 2024.05.09
86 Systemverilog를 이용한 검증 방법론 이중희 부교수(고려대) 2024.02.14
85 반도체단위공정 및 종합공정 ver.2023 강문희/부교수/충북대학교 2024.01.25
84 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2023.09.19
83 verilog을 이용한 Digital System 설계 강봉순 교수 동아대학교 2023.09.19
82 (2023) XMODEL을 활용한 고속인터페이스 모델링 및 시뮬레이션 김재하 교수(서울대) 2023.03.27
81 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2022.09.28
80 인공지능반도체(DPU) 설계 기안도 겸직교수 KAIST 2021.12.04
79 PMIC 설계 기초 및 응용 박병하 교수 서강대학교 2021.09.17
78 Full Custom IC 설계 최진호 교수 부산외국어대학교 2021.09.17
77 verilog을 이용한 Digital System 설계 강봉순 교수 동아대학교 2021.09.17
76 XMODEL을 활용한 A/D, D/A컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.08.31
75 (2021) [IDEC 연구원교육] Cell-Based Chip Design Flow 교육 선혜승 연구원 (IDEC) 2021.07.27
74 CPU 설계 및 응용 윤병우/교수/경성대학교 2021.06.15
73 (2021) AMBA AXI와 AXI-Stream 설계와 검증 기안도 겸직교수(KAIST) 2021.05.11
72 verilog HDL 중고급 이론 및 디지털 설계 조경순 교수 한국외국어대학교 2021.04.21
71 고성능 SD-ADC 설계 및 동향 채형일 교수 2021.03.09
70 Inductor 방식 DC-DC converter 설계 노정진 교수 2021.03.09
69 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.02.08
68 전력 반도체 소자 강해민/박사/University of Cambridge 2020.12.22
67 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2020.09.21
66 Full Custon IC 설계 최진호/교수/부산외국어대학교 2020.09.21
65 나노 스케일의 CMOS 공정 및 소자 동향 남철 전무(하나텍) 2020.09.16
64 나노 스케일 공정 시스템의 Full Custom 회로 설계 이론 남철 전무(하나텍) 2020.09.16
63 SingleCycle,MultiCycle,Pipelined CPU 설계 및 실습 심규현 강사(한성대학교) 2020.09.08
62 Data Converter Design (영어 진행) Professor Ryu, Seung-Tak (KAIST) 2020.09.01
61 XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 김재하 교수(서울대) 2020.07.30
60 비휘발성 메모리 Overview 정두석 교수(한양대) 2020.06.04
59 verilog 설계 언어 초급 송재훈 대표이사 INNOTIO(주) 2020.03.24
58 5G RF Transceiver Design 유상선 조교수 평택대학교 2020.03.07
57 Sub-Micron 공정 활용 Full Custom 회로 설계 방법론 남철 전무 하나텍 2020.03.06
56 최신 CMOS 공정 및 소자 동향 남철 전무 하나텍 2020.03.06
55 (2020) XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션: PLL과 High-Speed I/.. 김재하 교수(서울대) 2020.03.03
54 파워반도체 소자 핵심이론 강혜민/박사/Cambridge University 2019.12.19
53 DC-DC Converter 설계 노정진/교수/한양대 2019.10.25
52 임베디드 시스템 기초 최수일/교수/전남대학교 2019.10.21
51 verilog 기초 및 Digital 설계 조경순/교수/한국외국어대학교 2019.09.25
50 verilog를 이용한 Digital System Design - 2019(2) 강봉순/교수/동아대학교 2019.09.23
49 Full Custom IC 설계 - 2019(2) 최진호/교수/부산외국어대학교 2019.09.23
48 RF IoT 회로(PA,LNA,MIXER) 설계 이강윤/교수/성균관대학교 2019.08.13
47 Full custom Design Flow 남철/실리콘하모니/이사 2019.08.01
46 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수 서울대 2019.07.15
45 (2019) OpenCL: FPGA를 활용한 하드웨어 가속 기안도 대표(퓨쳐디자인시스템) 2019.05.14
44 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2019.03.26
43 verilog 설계 언어 중급 김두영 수석연구원 INNOTIO(주) 2018.11.28
42 verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2018.11.02
41 CMOS RF 트랜시버 회로 설계 실습 (VCO 및 Prescaler 설계이론) 문용/교수/숭실대학교 2018.10.30
40 verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
39 (2018)Vivado를 활용한 Xilinx FPGA 설계 실습 김민석 책임(리버트론) 2018.05.31
38 (2018)Xilinx ISE를 활용한 FPGA 설계 실습 김민석 책임 (주)리버트론 2018.05.28
37 (2018)[IDEC 연구원교육] Cell-based flow 교육 선혜승 연구원(IDEC) 2018.04.26
36 OpenCL: Machine Learning과 Deep Learning을 위한 FPGA 활용 하드웨어 가속 기안도 대표이사 ((주)퓨쳐디자인시스템) 2018.04.05
35 32bit 컴퓨터 verilog로 구현 심규현//한성대학교 2018.03.08
34 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2018.02.20
33 Full Custom IC 설계 최진호/교수/부산외국어대학교 2018.02.20
32 IC 설계를 위한 반도체 공정 김응수/교수/부산외국어대학교 2018.02.20
31 XMODEL을 활용한 A/D 변환기 및 PLL 회로의 모델링 및 시뮬레이션 김재하 교수(서울대) 2018.01.23
30 verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2017.11.30
29 verilog 설계언어 중급 김두영 수석연구원 INNOTIO(주) 2017.11.30
28 AMIQ사 DVT(Design verification Tool) Feature Training 김천성 대리(Incusolution) 2017.04.25
27 Vivado를 활용한 Xilinx FPGA 설계 실습 김민석 팀장(리버트론) 2017.04.24
26 FPGA를 이용한 디지털 신호처리용 SoC 설계 박성정 교수(건국대) 2017.02.28
25 (2017)기가비트 이더넷제어기 설계와 응용설계 기안도 소장 (주)다이나릿시스템 2017.02.15
24 (2017)[IDEC 연구원 교육] IDEC MPW 설계를 위한 교육 선혜승/연구원/IDEC 2017.01.23
23 Cortex-M0 DesignStart 기반의 SoC플랫폼 구성 및 활용 김지훈 교수 서울과학기술대학교 2016.12.19
22 Mobile transceiver RFIC 설계 문현원 교수 대구대학교 2016.12.16
21 verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO 2016.12.13
20 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2016.12.12
19 IC 설계를 위한 반도체 공정 김응수/교수/부산외국어대학교 2016.12.12
18 IC 설계를 위한 반도체 소자 이문석/교수/부산대학교 2016.12.12
17 (2016)무선전력 전송용 송수신 시스템 및 회로 설계 이강윤 교수(성균관대학교) 2016.10.31
16 고성능 TI SAR ADC설계를 위한 이론 및 실습 홍혁기 박사(전자정보연구소) 2016.07.27
15 (2016)CPU-GPU Heterogeneous Computing 장병현 교수(The University of Mississippi) 2016.06.16
14 XMODEL과 Cell-Based Design Flow를 활용한 디지털PLL 설계 김재하 교수, 김은서 연구원, 이성준 연구원(서울대학교) 2016.05.25
13 (2016)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2016.04.06
12 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
11 RTOS 지원 시스템 설계와 RTOS 이식 기안도 소장 (다이나릿시스템) 2016.02.24
10 (2014) VHDL 코드를 이용한 디지털회로 설계 및 simulation Honey Durga Tiwari 교수 2015.11.23
9 디지털 신호처리를 위한 고성능 SoC설계 박성정 교수 건국대학교 2015.11.10
8 Full Custom IC 설계 최신호 교수(부산외국어대학교) 2015.11.09
7 verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
6 VLSI 테스팅 박용수 교수 충청대학교 2015.10.16
5 verilog 설계언어 초·중급 송재훈 대표이사 INNOTIO 2015.10.15
4 (2015)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2015.10.02
3 (2015) 고성능 데이터변환기 설계를 위한 이론 및 실습 류승탁 교수(KAIST) 2015.07.07
2 XMODEL을 활용한 디지털 PLL 설계 및 시뮬레이션 김재하 교수(서울대학교) 2015.04.15
1 (2014)CPU-GPU Heterogeneous Computing 장병현 교수(The University of Mississippi) 2014.10.31
교육자료
  제목 작성자 작성일 조회
29 [ 캠퍼스][광운대] Systemverilog-Design & Testbench 박수견 24.08.23 1571
28 [광운대 캠퍼스]Systemverilog Basic - Assertion and API 박수견 23.09.05 1573
27 [본센터] RF Transceiver 시스템 이해 및 회로 설계 김영지 22.07.08 2265
26 [성균관대 캠퍼스] verilog HDL 코딩 및 회로설계 이해 김성진 18.10.24 2406
25 [성균관대 캠퍼스] verilog HDL 코딩 및 회로설계 이해 김성진 18.10.24 1363
24 [한양대 캠퍼스]verilog 설계언어 중급 박남선 18.10.05 1397
23 [한양대 캠퍼스]verilog HDL 설계언어 초급 및 가이드라인 박남선 18.10.05 5492
22 verilog HDL을 통한 Digital IP 구현 이한나 15.09.07 1588
21 verilog을 이용한 digital system 설계 윤성심 15.07.30 1668
20 DC-DC Switching Converter IC Design 구재희 08.06.05 669
19 DC-DC Switching Converter ( Buck / Boost ) IC 설계 구재희 07.09.20 579
18 MyCAD - MyChip Station Pro : Layout & verification 구재희 07.07.31 351
17 시스템집적반도체 설계 및 검증 환경 (SoC Design and verification Environment) 구재희 07.01.18 380
16 HW/SW 동시협조시뮬레이션 - verilog 시뮬레이터와 ARM ISS 구재희 06.02.03 258
15 SoC HW-SW 동시시뮬레이션 - verilog 시뮬레이터와 ARM ISS 구재희 05.01.12 239
14 SoC Design and verification Using SystemC 구재희 03.02.07 265
13 Assertion-Based verification 구재희 02.08.30 59
12 SoC Design and verification Using SystemC 구재희 02.08.28 104
11 Linux Device Driver 설계 기술 구재희 02.07.05 119
10 In-System verification of C-based SOC Design 구재희 01.09.21 73
9 Linux Device Driver 설계 기술 구재희 01.09.19 79
8 Linux Device Driver 설계 기술 구재희 01.08.03 39
7 Linux Device Driver 설계 기술 구재희 01.06.29 47
6 veritools의 Undertow교육 구재희 00.07.11 16
5 High speed broadband transceiver IC design technique 구재희 14.03.07 621
4 High speed broadband transceiver IC design technique 구재희 13.08.01 390
3 Memory(DRAM) Design Overview 구재희 13.08.01 897
2 Systemverilog & SystemC를 이용한 설계 구재희 13.08.01 921
1 verilog HDL을 활용한 IP 설계 구재희 13.08.01 1221
질문/답변
  제목 작성자 작성일 조회
6694 [답변] Synopsys TCAD 프로세스 우선순위 문의

vergence 전략을 수정하고 있습니다)   회신 받을 이메일 주소는 하기와 같습니다..

이규헌 26.04.07 6
6693 [답변] Synopsys TCAD 프로세스 우선순위 문의

vergence 전략을 수정하고 있습니다)   회신 받을 이메일 주소는 하기와 같습니다..

조일선 26.04.08 5
6692 Inquiry regarding Order Delivery Status - Order #shop-10-12361-20260402100439

very status of my recent order for the Socket 208-pin (MQFP). I completed the..

NGUYEN VAN TRUONG 26.04.07 8
6691 [답변] Inquiry regarding Order Delivery Status - Order #shop-10-12361-20260402..

very status of my recent order for the Socket 208-pin (MQFP). I completed the..

이의숙 26.04.07 14
6690 TCAD license server system 오류

ver system. The license server manager (lmgrd) has not been started yet, ..

권혁민 26.04.06 15
6689 [답변] TCAD license server system 오류

ver system. The license server manager (lmgrd) has not been started yet, ..

조인신 26.04.06 6
6688 [답변] TCAD license server system 오류

ver system. The license server manager (lmgrd) has not been started yet, ..

권혁민 26.04.06 5
6687 [답변] TCAD license server system 오류

ver system. The license server manager (lmgrd) has not been started yet, ..

조인신 26.04.06 14
6686 2026년 정기 EDA Tool Cadence University Package EMX 지원 관련 문의

versity Package에 EMX가 포함될 예정인지 문의드립니다.   4월 2월 최신화된 EDA..

고우현 26.04.03 16
6685 [답변] 2026년 정기 EDA Tool Cadence University Package EMX 지원 관련 문의

versity Package에 EMX가 포함될 예정인지 문의드립니다.   4월 2월 최신화된 EDA..

조인신 26.04.03 33
6684 [답변] TCAD license server system 오류

ver system. The license server manager (lmgrd) has not been started yet, ..

관리자 26.04.03 18
6683 [답변] 라이센스 관련 문의

ver preferred_lft forever    inet6 ::1/128 scope host   &n..

조인신 26.04.02 50
6682 XMODEL License 문의

veritas:5280@143.248.230.188:5280@143.248.230.169:5280@143.248.230.189:*.lic:FlexNe..

이유나 26.04.01 16
6681 [답변] XMODEL License 문의

veritas:5280@143.248.230.188:5280@143.248.230.169:5280@143.248.230.189:*.lic:FlexNe..

조인신 26.04.01 25
6680 Siemens Catapult PPro 라이선스 문제

versity Package에는 포함이 되지 않는 제품일까요?  <ERR>[APP-UTCL] PPr..

김재준 26.03.30 9
6679 [답변] Siemens Catapult PPro 라이선스 문제

versity Package에는 포함이 되지 않는 제품일까요?  [APP-UTCL] PProBase licen..

조인신 26.03.30 6
6678 2026년 정기 연구용 EDA Tool 수요조사 관련 문의사항

versity Package와 Siemens EDA 사 Siemens EDA University Package를 신청하고 싶..

최규진 26.03.30 21
6677 [답변] 2026년 정기 연구용 EDA Tool 수요조사 관련 문의사항

versity Package와 Siemens EDA 사 Siemens EDA University Package를 신청하고 싶..

조인신 26.03.30 34
6676 [답변] 2026년 정기 연구용 EDA Tool 수요조사 관련 문의사항

versity Package안에 EMX가 포함되어 있을까요? 2. tool 소개 자료는 언제쯤 배포되는지..

최규진 26.04.01 8
6675 [답변] 2026년 정기 연구용 EDA Tool 수요조사 관련 문의사항

versity Package안에 EMX가 포함되어 있을까요? 2. tool 소개 자료는 언제쯤 배포되는지..

조인신 26.04.01 25
1 2 3 4 5 6 7 8 9 10 ▶ 335
자료실
  제목 작성자 작성일 조회
41 Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)

ver libXScrnSaver.i686yum -y install ncurses* ncurses*.i686 sblim* ksh*yum -y insta..

관리자 25.03.20 1851
40 [CADENCE] INDAGO - Debug Analyzer 소개

Cadence Indago는 시뮬레이션 디버깅 툴 입니다. (Debug Analyzer)시뮬레이션 파형과 소..

김연태 22.10.04 1086
39 Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)

ver libXScrnSaver.i686 ncurses* ncurses*.i686 sblim* ksh* libgl* libgl*.i686 mesa-*..

관리자 21.04.30 8238
38 [Siemens EDA] Catapult 소개자료 공유

versity Package 내 포함되어 있으며, 세부 사항은 첨부된 파일을 참고해주시길 바랍니다.

이경옥 21.04.23 505
37 SerDes System 설계 관련 웨비나 공유

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

김영지 21.03.10 1280
36 (Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

석은주 20.06.24 2427
35 칩 테스트 보드 ver2.0

IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.ver2.0 보드는 기존 보드와 비..

선혜승 17.08.17 10609
34 EDA Tool 패키지 설치(설치 자동화) 방법

리눅스 환경에서 EDA Tool설치에 어려움을 겪는 설계 초보자를 위해 기본적으로 사용하는..

관리자 17.05.12 15278
33 리눅스용 원격 데스크탑 프로그램

ver start (restart | stop)4. 개인 PC에 윈도우용 nomachine 을 다운 받아 설치후 해당 ..

관리자 13.12.13 2820
32 e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체

ver ● 주변장치 ● post PC 키워드 : 마이크로프로세서, 기억장치, 주변장치, 운영체제,..

구재희 04.12.30 737
31 e2l-디지털시스템-디지털 통신

ver bandlimited channels

구재희 08.07.16 815
30 e2l-디지털시스템-verilog HDL을 이용한 논리회로 설계

영문제목 : Logic Design with verilog HDL 개요 : 키워드 : verilog, HDL, Logic, ..

구재희 08.07.16 1344
29 e2l-디지털시스템-SoC용 Embedded S/W 실습

ver, Kernel, Cross Compiler

구재희 07.11.30 901
28 e2l-디지털시스템-SoC 설계 자동화

vered in this course include system specification and modeling, application to arch..

구재희 06.05.22 1019
27 e2l-디지털시스템-디지털 논리회로 및 시스템

영문제목 : Digital Logic with verilog Design 개요 : 동기순서회로부터 시작하여 비..

구재희 06.05.19 1211
26 e2l-디지털시스템-VHDL 을 이용한 고급 디지털 시스템 설계 (영어 강의)

versal Serial Bus (USB, a common I/O interface used in modern PCs) interface for a ..

구재희 05.09.20 884
25 e2l-디지털시스템-verilog 을 이용한 고급 디지털 시스템 설계 (영어 강의)

versal Serial Bus (USB, a common I/O interface used in modern PCs) interface for a ..

구재희 05.09.20 1276
24 e2l-디지털시스템-SoC용 Embedded S/W 실습

ver, Kernel, Cross Compiler

구재희 05.09.20 926
23 e2l-디지털시스템-컴퓨터 설계

영문제목 : Comupter Design 개요 : The "Transp" directory contains a set of transp..

구재희 05.09.20 932
22 e2l-디지털시스템-verilog-HDL에 의한 디지털시스템 설계

영문제목 : Digital System Design with verilog-HDL 개요 : 키워드 : verilog, HDL..

구재희 05.09.07 1049
1 2 3
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP 32Gbps Optical Transceiver with VCSEL

ver with VCSEL

김철우 16.10.05 11
개설 희망 강좌 신청 [답변] verilog 강좌가 올해에도 열렸으면 좋겠습니다!

verilog 초급 : 8월 7일~8일 verilog 중급 : 8월 9일~10일 강의 진행합니다.   &..

한양대 IDEC 18.06.13 5553
개설 희망 강좌 신청 verilog 강좌가 올해에도 열렸으면 좋겠습니다!

이번에도 계획이 있나요??

박현성 18.06.08 5600
참여교수 성과 - IP Tiny AES-128 Crypto-core

very suitable for applications requiring smallgate count including RFID tags, wirel..

신경욱 16.09.29 15
공지사항 TowerJazz Global Symposium(TGS) 2017 개최(2017.09.26(화))

  IC Design Education Center(IDEC)   [홍보]제4회 TowerJ..

이의숙 17.08.14 23314
참여교수 성과 - IP PRESENT-80/128 Encryption/Decryption Crypto-Core

versa using a masterkey of 80-bits or 128-bits.

신경욱 16.09.29 6
참여교수 성과 - 논문 Design of a dual-mode DC-DC Buck Converter with wide load range

송한정 14.09.03 88
참여교수 성과 - IP PRESENT-80 Encryption/Decryption IP

versa using a master keyof 80-bits.

신경욱 16.09.29 3
참여교수 성과 - 논문 A low-cost AC-powered two-string LED Driver for general lighting app..

송한정 14.09.03 104
개설 희망 강좌 신청 DC-DC Converter용 Transformer 설계

verter에서 사용되는 Transformer 및 Inductor와 관련한Turn수 및 Coil 감는 법 보빈 설..

서정일 18.05.28 5262
참여교수 성과 - IP Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop

vers - Optical Transceivers - Baseband SoCs Biz 범위 ? 수정/가공 판매가능함 ..

김종선 15.09.05 107
참여교수 성과 - IP Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop

vers - Optical Transceivers - Baseband SoCs Biz 범위 ? 수정/가공 판매가능함 ..

김종선 15.09.05 5
참여교수 성과 - IP Two-step TDC(Time to Digital Converter) with 3D vernier Space

verter) with 3D vernier Space

김태욱 15.09.04 47
참여교수 성과 - 논문 휴대기기용 저 전력 DC-DC Buck Converter 설계

송한정 14.09.03 6
공지사항 2017 IDEC SoC Congress 개최 소식(2016.06.29(목))

IC Design Education Center(IDEC)   2017 IDEC SoC Congress&n..

이의숙 17.06.30 11681
참여교수 성과 - 논문 넓은 부하 범위를 가지는 고효율 DC-DC Buck Converter 설계

송한정 14.09.03 5
공지사항 SK하이닉스 반도체혁신아이디어 공모전(06.28~07.31)

IC Design Education Center(IDEC)   [광고]SK하이닉스 반도체..

이의숙 17.06.30 20658
공지사항 [MPW 7월모집]2017년 모집 안내(~07.10(월))

IC Design Education Center(IDEC)   [7월 모집] 2017년 IDEC M..

이의숙 17.06.22 11168
공지사항 2017 ISC 개최_프로그램 세부내용(2017.06.29(목))_추가등록(~06.27(화) ..

ver with 1-tap Speculative FIR and 2-tap Direct IIR DFE EEE Symposia on VLSI Techn..

이의숙 17.06.20 11347
참여교수 성과 - IP Single-Inductor Multiple Outputs DC-DC Buck converter with phase ins..

verter with phase insertion

김철우 15.09.03 23
1 ◀ 121 122 123 124 125 126 127 128 129 130