Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
104 (2025) Cell-Based Chip Design Flow_Day5 김연태,선혜승/연구원/IDEC 2025.12.30
103 (2025) Cell-Based Chip Design Flow_Day4 김연태,선혜승/연구원/IDEC 2025.12.30
102 (2025) Cell-Based Chip Design Flow_Day3 김연태,선혜승/연구원/IDEC 2025.12.30
101 (2025) Cell-Based Chip Design Flow_Day2 김연태,선혜승/연구원/IDEC 2025.12.30
100 (2025) Cell-Based Chip Design Flow_Day1 김연태,선혜승/연구원/IDEC 2025.12.30
99 [IDEC 제작강좌] Synopsys verdi 를 이용한 RTL 디버깅 및 검증 김용우/부교수/한국교원대학교 2025.10.21
98 논리 회로 설계 및 verilog HDL 유인재 부교수 부산대학교 2025.05.27
97 verilog HDL : 기초부터 응용 설계까지 강봉순 교수 동아대학교 2025.03.23
96 완전주문형ASIC 설계를 위한 레이아웃 최진호 교수 부산외국어대학교 2025.03.23
95 고속 칩렛향 디지털 인터페이스 회로 설계 추민성 /교수/한양대학교 2025.02.25
94 FPGA 기반 시스템 설계 (SDRAM 컨트롤러 및 NIOS 프로세서 IP 활용) 박근용/대표/(주)레디에이트 2025.02.25
93 [IDEC 제작강좌] Cadence Xcelium을 이용한 RTL (verilog HDL) 설계의 기초 송대건/교수/경북대학교 2024.11.27
92 [IDEC 제작강좌] VCS와verdi를 이용한 Simulation및verification 선혜승/교수/한국폴리텍대 2024.11.22
91 [IDEC 제작강좌] 아날로그 Synopsys Hspice 활용법 계찬호/조교수/수원대학교 2024.11.15
90 [IDEC 제작강좌] Full Custom Layout Design (PEX) 정용운/조교수/세종대학교 2024.10.23
89 [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) 정용운/조교수/세종대학교 2024.10.23
88 verilogHDL실습및HLS를사용한간단한인공지능시스템구현 최현식/교수/조선대학교 2024.08.09
87 (2024) Cell-Based Chip Design Front-End 교육 선혜승 교수(한국폴리텍대) 2024.05.09
86 Systemverilog를 이용한 검증 방법론 이중희 부교수(고려대) 2024.02.14
85 반도체단위공정 및 종합공정 ver.2023 강문희/부교수/충북대학교 2024.01.25
84 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2023.09.19
83 verilog을 이용한 Digital System 설계 강봉순 교수 동아대학교 2023.09.19
82 (2023) XMODEL을 활용한 고속인터페이스 모델링 및 시뮬레이션 김재하 교수(서울대) 2023.03.27
81 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2022.09.28
80 인공지능반도체(DPU) 설계 기안도 겸직교수 KAIST 2021.12.04
79 PMIC 설계 기초 및 응용 박병하 교수 서강대학교 2021.09.17
78 Full Custom IC 설계 최진호 교수 부산외국어대학교 2021.09.17
77 verilog을 이용한 Digital System 설계 강봉순 교수 동아대학교 2021.09.17
76 XMODEL을 활용한 A/D, D/A컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.08.31
75 (2021) [IDEC 연구원교육] Cell-Based Chip Design Flow 교육 선혜승 연구원 (IDEC) 2021.07.27
74 CPU 설계 및 응용 윤병우/교수/경성대학교 2021.06.15
73 (2021) AMBA AXI와 AXI-Stream 설계와 검증 기안도 겸직교수(KAIST) 2021.05.11
72 verilog HDL 중고급 이론 및 디지털 설계 조경순 교수 한국외국어대학교 2021.04.21
71 고성능 SD-ADC 설계 및 동향 채형일 교수 2021.03.09
70 Inductor 방식 DC-DC converter 설계 노정진 교수 2021.03.09
69 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.02.08
68 전력 반도체 소자 강해민/박사/University of Cambridge 2020.12.22
67 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2020.09.21
66 Full Custon IC 설계 최진호/교수/부산외국어대학교 2020.09.21
65 나노 스케일의 CMOS 공정 및 소자 동향 남철 전무(하나텍) 2020.09.16
64 나노 스케일 공정 시스템의 Full Custom 회로 설계 이론 남철 전무(하나텍) 2020.09.16
63 SingleCycle,MultiCycle,Pipelined CPU 설계 및 실습 심규현 강사(한성대학교) 2020.09.08
62 Data Converter Design (영어 진행) Professor Ryu, Seung-Tak (KAIST) 2020.09.01
61 XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 김재하 교수(서울대) 2020.07.30
60 비휘발성 메모리 Overview 정두석 교수(한양대) 2020.06.04
59 verilog 설계 언어 초급 송재훈 대표이사 INNOTIO(주) 2020.03.24
58 5G RF Transceiver Design 유상선 조교수 평택대학교 2020.03.07
57 Sub-Micron 공정 활용 Full Custom 회로 설계 방법론 남철 전무 하나텍 2020.03.06
56 최신 CMOS 공정 및 소자 동향 남철 전무 하나텍 2020.03.06
55 (2020) XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션: PLL과 High-Speed I/.. 김재하 교수(서울대) 2020.03.03
54 파워반도체 소자 핵심이론 강혜민/박사/Cambridge University 2019.12.19
53 DC-DC Converter 설계 노정진/교수/한양대 2019.10.25
52 임베디드 시스템 기초 최수일/교수/전남대학교 2019.10.21
51 verilog 기초 및 Digital 설계 조경순/교수/한국외국어대학교 2019.09.25
50 verilog를 이용한 Digital System Design - 2019(2) 강봉순/교수/동아대학교 2019.09.23
49 Full Custom IC 설계 - 2019(2) 최진호/교수/부산외국어대학교 2019.09.23
48 RF IoT 회로(PA,LNA,MIXER) 설계 이강윤/교수/성균관대학교 2019.08.13
47 Full custom Design Flow 남철/실리콘하모니/이사 2019.08.01
46 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수 서울대 2019.07.15
45 (2019) OpenCL: FPGA를 활용한 하드웨어 가속 기안도 대표(퓨쳐디자인시스템) 2019.05.14
44 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2019.03.26
43 verilog 설계 언어 중급 김두영 수석연구원 INNOTIO(주) 2018.11.28
42 verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2018.11.02
41 CMOS RF 트랜시버 회로 설계 실습 (VCO 및 Prescaler 설계이론) 문용/교수/숭실대학교 2018.10.30
40 verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
39 (2018)Vivado를 활용한 Xilinx FPGA 설계 실습 김민석 책임(리버트론) 2018.05.31
38 (2018)Xilinx ISE를 활용한 FPGA 설계 실습 김민석 책임 (주)리버트론 2018.05.28
37 (2018)[IDEC 연구원교육] Cell-based flow 교육 선혜승 연구원(IDEC) 2018.04.26
36 OpenCL: Machine Learning과 Deep Learning을 위한 FPGA 활용 하드웨어 가속 기안도 대표이사 ((주)퓨쳐디자인시스템) 2018.04.05
35 32bit 컴퓨터 verilog로 구현 심규현//한성대학교 2018.03.08
34 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2018.02.20
33 Full Custom IC 설계 최진호/교수/부산외국어대학교 2018.02.20
32 IC 설계를 위한 반도체 공정 김응수/교수/부산외국어대학교 2018.02.20
31 XMODEL을 활용한 A/D 변환기 및 PLL 회로의 모델링 및 시뮬레이션 김재하 교수(서울대) 2018.01.23
30 verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2017.11.30
29 verilog 설계언어 중급 김두영 수석연구원 INNOTIO(주) 2017.11.30
28 AMIQ사 DVT(Design verification Tool) Feature Training 김천성 대리(Incusolution) 2017.04.25
27 Vivado를 활용한 Xilinx FPGA 설계 실습 김민석 팀장(리버트론) 2017.04.24
26 FPGA를 이용한 디지털 신호처리용 SoC 설계 박성정 교수(건국대) 2017.02.28
25 (2017)기가비트 이더넷제어기 설계와 응용설계 기안도 소장 (주)다이나릿시스템 2017.02.15
24 (2017)[IDEC 연구원 교육] IDEC MPW 설계를 위한 교육 선혜승/연구원/IDEC 2017.01.23
23 Cortex-M0 DesignStart 기반의 SoC플랫폼 구성 및 활용 김지훈 교수 서울과학기술대학교 2016.12.19
22 Mobile transceiver RFIC 설계 문현원 교수 대구대학교 2016.12.16
21 verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO 2016.12.13
20 verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2016.12.12
19 IC 설계를 위한 반도체 공정 김응수/교수/부산외국어대학교 2016.12.12
18 IC 설계를 위한 반도체 소자 이문석/교수/부산대학교 2016.12.12
17 (2016)무선전력 전송용 송수신 시스템 및 회로 설계 이강윤 교수(성균관대학교) 2016.10.31
16 고성능 TI SAR ADC설계를 위한 이론 및 실습 홍혁기 박사(전자정보연구소) 2016.07.27
15 (2016)CPU-GPU Heterogeneous Computing 장병현 교수(The University of Mississippi) 2016.06.16
14 XMODEL과 Cell-Based Design Flow를 활용한 디지털PLL 설계 김재하 교수, 김은서 연구원, 이성준 연구원(서울대학교) 2016.05.25
13 (2016)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2016.04.06
12 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
11 RTOS 지원 시스템 설계와 RTOS 이식 기안도 소장 (다이나릿시스템) 2016.02.24
10 (2014) VHDL 코드를 이용한 디지털회로 설계 및 simulation Honey Durga Tiwari 교수 2015.11.23
9 디지털 신호처리를 위한 고성능 SoC설계 박성정 교수 건국대학교 2015.11.10
8 Full Custom IC 설계 최신호 교수(부산외국어대학교) 2015.11.09
7 verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
6 VLSI 테스팅 박용수 교수 충청대학교 2015.10.16
5 verilog 설계언어 초·중급 송재훈 대표이사 INNOTIO 2015.10.15
4 (2015)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2015.10.02
3 (2015) 고성능 데이터변환기 설계를 위한 이론 및 실습 류승탁 교수(KAIST) 2015.07.07
2 XMODEL을 활용한 디지털 PLL 설계 및 시뮬레이션 김재하 교수(서울대학교) 2015.04.15
1 (2014)CPU-GPU Heterogeneous Computing 장병현 교수(The University of Mississippi) 2014.10.31
교육자료
  제목 작성자 작성일 조회
29 [ 캠퍼스][광운대] Systemverilog-Design & Testbench 박수견 24.08.23 1571
28 [광운대 캠퍼스]Systemverilog Basic - Assertion and API 박수견 23.09.05 1573
27 [본센터] RF Transceiver 시스템 이해 및 회로 설계 김영지 22.07.08 2265
26 [성균관대 캠퍼스] verilog HDL 코딩 및 회로설계 이해 김성진 18.10.24 2406
25 [성균관대 캠퍼스] verilog HDL 코딩 및 회로설계 이해 김성진 18.10.24 1363
24 [한양대 캠퍼스]verilog 설계언어 중급 박남선 18.10.05 1397
23 [한양대 캠퍼스]verilog HDL 설계언어 초급 및 가이드라인 박남선 18.10.05 5492
22 verilog HDL을 통한 Digital IP 구현 이한나 15.09.07 1588
21 verilog을 이용한 digital system 설계 윤성심 15.07.30 1668
20 DC-DC Switching Converter IC Design 구재희 08.06.05 669
19 DC-DC Switching Converter ( Buck / Boost ) IC 설계 구재희 07.09.20 579
18 MyCAD - MyChip Station Pro : Layout & verification 구재희 07.07.31 351
17 시스템집적반도체 설계 및 검증 환경 (SoC Design and verification Environment) 구재희 07.01.18 380
16 HW/SW 동시협조시뮬레이션 - verilog 시뮬레이터와 ARM ISS 구재희 06.02.03 258
15 SoC HW-SW 동시시뮬레이션 - verilog 시뮬레이터와 ARM ISS 구재희 05.01.12 239
14 SoC Design and verification Using SystemC 구재희 03.02.07 265
13 Assertion-Based verification 구재희 02.08.30 59
12 SoC Design and verification Using SystemC 구재희 02.08.28 104
11 Linux Device Driver 설계 기술 구재희 02.07.05 119
10 In-System verification of C-based SOC Design 구재희 01.09.21 73
9 Linux Device Driver 설계 기술 구재희 01.09.19 79
8 Linux Device Driver 설계 기술 구재희 01.08.03 39
7 Linux Device Driver 설계 기술 구재희 01.06.29 47
6 veritools의 Undertow교육 구재희 00.07.11 16
5 High speed broadband transceiver IC design technique 구재희 14.03.07 621
4 High speed broadband transceiver IC design technique 구재희 13.08.01 390
3 Memory(DRAM) Design Overview 구재희 13.08.01 897
2 Systemverilog & SystemC를 이용한 설계 구재희 13.08.01 921
1 verilog HDL을 활용한 IP 설계 구재희 13.08.01 1221
질문/답변
  제목 작성자 작성일 조회
34 MS35공정 관련 문의

version도 바뀌고 너무 헷갈리는게 많아서요.. ㅠ via도 보니깐 MET3랑 MET4 등등 상..

이지호 14.05.31 15
33 [답변] cadence layout editor loading 오류

versity package EDA Tool 명(SCL/LCU/MGLS 포함) : MMSIM EDA Tool ..

조인신 14.05.28 25
32 [답변] cadence layout editor loading 오류

versity package EDA Tool 명(SCL/LCU/MGLS 포함) : MMSIM EDA Tool ..

김창수 14.05.28 24
31 cadence layout editor loading 오류

versity package EDA Tool 명(SCL/LCU/MGLS 포함) : MMSIM EDA Tool ..

이상권 14.05.28 29
30 [답변] [답변] cadence simulation 및 pdk 관련 질문

version을 올린 후에 다시 시뮬레이션 시도해 보았는데, 버전 업 이전보다 오류 메시지가..

이상권 14.05.19 61
29 [답변] [답변] [답변] cadence simulation 및 pdk 관련 질문

version을 올린 후에 다시 시뮬레이션 시도해 보았는데, 버전 업 이전보다 오류 메시지가..

조인신 14.05.19 22
28 [답변] [답변] [답변] [답변] cadence simulation 및 pdk 관련 질문

version을 올린 후에 다시 시뮬레이션 시도해 보았는데, 버전 업 이전보다 오류 메시지가..

이상권 14.05.19 23
27 [답변] [답변] [답변] [답변] [답변] cadence simulation 및 pdk 관련 질문

version을 올린 후에 다시 시뮬레이션 시도해 보았는데, 버전 업 이전보다 오류 메시지가..

조인신 14.05.20 120
26 [답변] Synopsys Tool License 업데이트 문의

 1. 보내드린 자료를 보시면 daemon의 버전이 표시되어 있습니다.    &nb..

유은광 14.04.30 23
25 [답변] Synopsys Tool License 업데이트 문의

 IDEC 선혜승 연구원입니다 데몬 SCL(Synopsys Common License)버전이 &n..

선혜승 14.04.30 36
24 Synopsys Tool License 업데이트 문의

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Back-end Tool..

장우진 14.04.29 96
23 [최호용] 안녕하세요. cadence 동부 0.35um 질문좀 남겨도 될까요.

이경록 14.03.24 367
22 [답변] Cadence PDK 설치 후 에러 메시지

versity Package EDA Tool 버전(SCL/LCU/MGLS 포함) : IC615 OS 종류 및 버전 : ..

김창수 14.03.07 75
21 Cadence PDK 설치 후 에러 메시지

versity Package EDA Tool 버전(SCL/LCU/MGLS 포함) : IC615 OS 종류 및 버전 : ..

이상권 14.03.06 72
20 [답변] [답변] [답변] [답변] Synopsys SPW 설치 및 실행시 program hang

version에 해당하는 것으로 생각되는데 맞는지요?$CDS_HOME 은 이전 cadence 시절에 사용..

이종화 14.02.25 14
19 [답변] [답변] [답변] [답변] [답변] Synopsys SPW 설치 및 실행시 program hang

version에 해당하는 것으로 생각되는데 맞는지요?$CDS_HOME 은 이전 cadence 시절에 사용..

선혜승 14.02.26 51
18 [답변] assura parasitic extraction 문제

verter*WARNING* at "capgen": In the process file '/home/willguts/work/koreaUniv/PDK..

조인신 14.02.19 29
17 assura parasitic extraction 문제

verter*WARNING* at "capgen": In the process file '/home/willguts/work/koreaUniv/PDK..

김현민 14.02.19 124
16 [답변] Sdevice 사용과 관련하여 문의드립니다.

verting TDR files.라고 메뉴얼에 되어 있습니다.즉, Sentaurus Data Explorer 는 T..

조인신 13.10.08 12
15 [답변] mycad lvs 및 회로 문의

verter.dis를 입력하였습니다. Layout 부분에 프로젝트 파일과 store라는 셀을 이용하였..

김창수 13.10.10 46
1 ◀ 331 332 333 334 335
자료실
  제목 작성자 작성일 조회
41 Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)

ver libXScrnSaver.i686yum -y install ncurses* ncurses*.i686 sblim* ksh*yum -y insta..

관리자 25.03.20 1851
40 [CADENCE] INDAGO - Debug Analyzer 소개

Cadence Indago는 시뮬레이션 디버깅 툴 입니다. (Debug Analyzer)시뮬레이션 파형과 소..

김연태 22.10.04 1086
39 Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)

ver libXScrnSaver.i686 ncurses* ncurses*.i686 sblim* ksh* libgl* libgl*.i686 mesa-*..

관리자 21.04.30 8238
38 [Siemens EDA] Catapult 소개자료 공유

versity Package 내 포함되어 있으며, 세부 사항은 첨부된 파일을 참고해주시길 바랍니다.

이경옥 21.04.23 505
37 SerDes System 설계 관련 웨비나 공유

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

김영지 21.03.10 1280
36 (Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

석은주 20.06.24 2427
35 칩 테스트 보드 ver2.0

IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.ver2.0 보드는 기존 보드와 비..

선혜승 17.08.17 10609
34 EDA Tool 패키지 설치(설치 자동화) 방법

리눅스 환경에서 EDA Tool설치에 어려움을 겪는 설계 초보자를 위해 기본적으로 사용하는..

관리자 17.05.12 15278
33 리눅스용 원격 데스크탑 프로그램

ver start (restart | stop)4. 개인 PC에 윈도우용 nomachine 을 다운 받아 설치후 해당 ..

관리자 13.12.13 2820
32 e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체

ver ● 주변장치 ● post PC 키워드 : 마이크로프로세서, 기억장치, 주변장치, 운영체제,..

구재희 04.12.30 737
31 e2l-디지털시스템-디지털 통신

ver bandlimited channels

구재희 08.07.16 815
30 e2l-디지털시스템-verilog HDL을 이용한 논리회로 설계

영문제목 : Logic Design with verilog HDL 개요 : 키워드 : verilog, HDL, Logic, ..

구재희 08.07.16 1344
29 e2l-디지털시스템-SoC용 Embedded S/W 실습

ver, Kernel, Cross Compiler

구재희 07.11.30 901
28 e2l-디지털시스템-SoC 설계 자동화

vered in this course include system specification and modeling, application to arch..

구재희 06.05.22 1019
27 e2l-디지털시스템-디지털 논리회로 및 시스템

영문제목 : Digital Logic with verilog Design 개요 : 동기순서회로부터 시작하여 비..

구재희 06.05.19 1211
26 e2l-디지털시스템-VHDL 을 이용한 고급 디지털 시스템 설계 (영어 강의)

versal Serial Bus (USB, a common I/O interface used in modern PCs) interface for a ..

구재희 05.09.20 884
25 e2l-디지털시스템-verilog 을 이용한 고급 디지털 시스템 설계 (영어 강의)

versal Serial Bus (USB, a common I/O interface used in modern PCs) interface for a ..

구재희 05.09.20 1276
24 e2l-디지털시스템-SoC용 Embedded S/W 실습

ver, Kernel, Cross Compiler

구재희 05.09.20 926
23 e2l-디지털시스템-컴퓨터 설계

영문제목 : Comupter Design 개요 : The "Transp" directory contains a set of transp..

구재희 05.09.20 932
22 e2l-디지털시스템-verilog-HDL에 의한 디지털시스템 설계

영문제목 : Digital System Design with verilog-HDL 개요 : 키워드 : verilog, HDL..

구재희 05.09.07 1049
1 2 3
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 Hysteresis-Free IGZO_SnO Complementary Inverters with Long-Term Reli..

신창환 26.01.23 1
참여교수 성과 - 논문 Bandwidth Extension of Resistive-Feedback CMOS Inverter Amplifier Us..

정진호 26.01.23 12
참여교수 성과 - 논문 Alleviating Floating Body Effects in vertical Channel Transistor DRA..

김시현 26.01.23 9
참여교수 성과 - 논문 A Low-Power LTPO Scan Driver Circuit Using DC Power Supplied Buffer

임화림 26.01.23 1
참여교수 성과 - 논문 A D-band FOWLP Transceiver Module With Dual-port Silicon-based Reson..

송호진 26.01.22 2
참여교수 성과 - 논문 Comparative Study on Energy Consumption of Neural Networks by Scalin..

민경식 26.01.22 0
참여교수 성과 - 논문 Effects of Misaligned Gate Lapping over the Channel on Performances ..

조성재 26.01.22 3
참여교수 성과 - 논문 vertical Double-gate SiC/Si/SiC Quantum-well 1T DRAM and Its High-te..

조성재 26.01.22 2
참여교수 성과 - 논문 BROCA: A Low-power and Low-latency Conversational Agent RISC-V Syste..

유회준 26.01.22 0
참여교수 성과 - 논문 Layered Trench Gate Exhibiting Source/Drain Over-Etch Immunity Witho..

신창환 26.01.22 1
참여교수 성과 - 논문 Metal-Gate-Induced Stress Effects in GAAFET CMOS Inverters

신창환 26.01.22 4
참여교수 성과 - 논문 A Compact 140 GHz PALNA for Wireless Transceivers in 40-nm Bulk CMOS

서문교 26.01.22 0
참여교수 성과 - 논문 A Low-Offset Balanced Inverter and Its Application to a Current-Inte..

한건희 26.01.22 0
참여교수 성과 - 논문 Layered Trench Gate Exhibiting Source/Drain Over-Etch Immunity Witho..

신창환 26.01.22 0
참여교수 성과 - 논문 A Novel 3D-SRAM Architecture Based on vertical GAA Transistors for A..

신창환 26.01.22 0
참여교수 성과 - 논문 Comprehensive Understanding of Fatigue, Breakdown, and Recovery Mech..

신창환 26.01.22 0
참여교수 성과 - 논문 Process-Induced Warpage Behavior in Backside Power Delivery Network ..

유현용 26.01.22 3
참여교수 성과 - 논문 Study of 3D line edge roughness (LER) in vertical channel array tran..

신창환 26.01.22 1
참여교수 성과 - 논문 Device Design Guidelines to Boost up AC Performance of CFET (Complem..

신창환 26.01.22 2
참여교수 성과 - 특허 APPARATUS,METHOD AND RECORDING MEDIUM FOR DIGITAL CLOCK AND DATA REC..

미국 등록

이원영 26.01.22 6
1 2 3 4 5 6 7 8 9 10 ▶ 130