Scan Chain 방식의 칩 테스트 모듈 Ver2.0
Detail
- Name : Scan Chain 방식의 칩 테스트 모듈 Ver2.0
- 최초게시일 : 15.02.09
- 최근수정일 : 18.01.17
- 다운로드 :
세부사항
- Language : Verilog
- State : Stable
- 검증레벨 : FPGA Proven
- 버스통신 :
Xilinx Spartan 3 Starter board
Detail
- Name : Xilinx Spartan 3 Starter board
- 최초게시일 : 13.10.17
- 최근수정일 : 13.11.07
-
다운로드 :
Spartan-3 Starter Kit Board Reference Manual.pdf(3 MB)
Spartan 3 Starter board.gif(124 KB)
UART controller
Detail
- Name : UART controller
- 최초게시일 : 13.10.17
- 최근수정일 : 16.08.31
-
다운로드 :
uart_rtl.zip(39 KB)
UART_spec.pdf(160 KB)
세부사항
- Language : Verilog
- State : Mature
- 검증레벨 : FPGA Proven, CHIP Proven
- 버스통신 : Wishbone
UART_FIFO
Detail
- Name : UART_FIFO
- 최초게시일 : 13.10.16
- 최근수정일 : 16.08.31
-
다운로드 :
uart_fifo.zip(7 MB)
세부사항
- Language : verilog
- State : Mature
- 검증레벨 : FPGA Proven, CHIP Proven
- 버스통신 : AMBA
MEM_FIFO
Detail
- Name : MEM_FIFO
- 최초게시일 : 13.10.15
- 최근수정일 : 16.08.31
-
다운로드 :
mem_fifo.zip(4 MB)
세부사항
- Language : verilog
- State : Mature
- 검증레벨 : FPGA Proven, CHIP Proven
- 버스통신 : AMBA